10/506371 PCT/JP03/02578 Rec'd PCT/PTO 02 SEP 2004#/

日本国特許庁

27.03.03

JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 3月 5日

REC'D 23 MAY 2003

PCT

WIFO

出願番号 Application Number:

特願2002-059553

[ST.10/C]:

[JP2002-059553]

出 願 人 Applicant(s):

日本電気株式会社

PRIORITY DOCUMENT

SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

2003年 5月 9日

特許庁長官 Commissioner, Japan Patent Office



BEST AVAILABLE COPY

出証番号 出証特2003-3033260

特2002-059553

【書類名】 特許願

【整理番号】 76110417

【提出日】 平成14年 3月 5日

【あて先】 特許庁長官殿

【国際特許分類】 G09G 03/30

G09G 03/20

【発明者】

【住所又は居所】 東京都港区芝5丁目7番1号 日本電気株式会社内

【氏名】 佐々木 勇男

【発明者】

【住所又は居所】 東京都港区芝5丁目7番1号 日本電気株式会社内

【氏名】 井口 康一

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100099830

【弁理士】

【氏名又は名称】 西村 征生

【電話番号】 048-825-8201 ·

【手数料の表示】

【予納台帳番号】 038106

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9407736

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 画像表示装置及び該画像表示装置に用いられる制御方法 【特許請求の範囲】

【請求項1】 該当する階調画素データが印加される複数の信号線、設定された順序で走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバとを備えてなる画像表 示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出 力電流に基づいた階調の画素を表示する構成とされ、

前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記駆動トランジスタの前記第2のゲート電極をフローティングにすることにより前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項2】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、リセット信号が印加される複数のリセット信号線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ とを備えてなる画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有するリセットトランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、 前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記リセットトランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のソース電極に接続され、前記第3のソース電極/第3のドレイン電極に第2の電源電圧が印加され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセット信号に基づいて前記第2のソース電極と前記第2の電源電圧との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前 記出力電流に基づいた階調の画素を表示する構成とされ、

前記リセットトランジスタをオン状態にすることにより、前記保持コンデンサ及び寄生容量を放電させ、この後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項3】 該当する階調画素データが印加される複数の信号線、走査信

号が印加される複数の走査線、リセット信号が印加される複数のリセット信号線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ とを備えてなる画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有するリセットトランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極 が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持す る電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電



前記リセットトランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極に第2の電源電圧が印加され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセット信号に基づいて前記第2のゲート電極と前記第2の電源電圧との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前 記出力電流に基づいた階調の画素を表示する構成とされ、

前記リセットトランジスタをオン状態にすることにより、前記保持コンデンサ及び寄生容量を放電させ、この後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項4】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバとを備えてなる画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動

トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極 が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持す る電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電 極へ流し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前 記出力電流に基づいた階調の画素を表示する構成とされ、

前記選択トランジスタをオン状態にすると共に前記信号線からリセット信号電圧を入力することにより、前記保持コンデンサ及び寄生容量を放電させ、この後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項5】 該当する階調画素データが印加される複数の信号線、走査信

号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に 設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

第1の電源電圧及び第2の電源電圧を前記表示パネルへ供給する電源供給回路 とを備えてなる画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲー ト電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信 号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ 制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前

記出力電流に基づいた階調の画素を表示する構成とされ、

前記第1の電源電圧をリセット信号電圧とすることにより、前記保持コンデンサ及び寄生容量を放電させ、この後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項6】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備えてなる 画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第1の電極及び第2の電極を有すると共に前配第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、 前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示する構成とされ、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオフ状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項7】 該当する階調画素データが印加される複数の信号線、走査信

号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び 前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示 パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備えてなる画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出 力電流に基づいた階調の画素を表示する構成とされ、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項8】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備えてなる 画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択

トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のドレ イン電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査 信号に基づいて前記信号線と前記第2のドレイン電極との間の導通状態をオン/ オフ制御し、

前記駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出 力電流に基づいた階調の画素を表示する構成とされ、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態

とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする画像表示装置。

【請求項9】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備えてなる 画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する出力 駆動トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と

の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記制御トランジスタの前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記出力駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される第1の出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記入力駆動トランジスタは、

前記第4のソース電極に第1の電源電圧が印加され、前記第4のドレイン電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極が前記第2のゲート電極に接続され、前記第4のソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記出力駆動トランジスタの前 記第1の出力電流に基づいた階調の画素を表示する構成とされ、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを 書き込み、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタを オン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタを介して一定時間放電し、この後、前記 制御トランジスタをオフ状態にすることにより、前記出力駆動トランジスタの前 記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前 記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする 画像表示装置。

【請求項10】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備えてなる 画像表示装置であって、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する出力 駆動トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記制御トランジスタの前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記出力駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される第1の出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1の ドレイン電極に接続されると共に前記第4のゲート電極に接続され、前記第3の ソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3 のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第1 のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態を オン/オフ制御し、

前記入力駆動トランジスタは、

前記第4のソース電極に第1の電源電圧が印加され、前記第4のドレイン電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極が前記第4のドレイン電極に接続され、前記第4のソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記出力駆動トランジスタの前 記第1の出力電流に基づいた階調の画素を表示する構成とされ、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素デ

ータの電荷を前記入力駆動トランジスタを介して一定時間放電し、この後、前記 制御トランジスタをオフ状態にすることにより、前記出力駆動トランジスタの前 記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前 記階調画素データの電荷を保持する制御手段が設けられていることを特徴とする 画像表示装置。

【請求項11】 前記画素表示素子は、

有機EL(エレクトロ・ルミネセンス)で構成されていることを特徴とする請求項1乃至10記載の画像表示装置。

【請求項12】 該当する階調画素データが印加される複数の信号線、設定された順序で走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバとを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出 力電流に基づいた階調の画素を表示する構成とされる画像表示装置において、

前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持 コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、

前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する放電処理と、

前記放電処理の後、前記駆動トランジスタの前記第2のゲート電極をフローティングにすることにより前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴とする制御方法。

【請求項13】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、リセット信号が印加される複数のリセット信号線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ とを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有するリセ

ットトランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記リセットトランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のソース電極に接続され、前記第3のソース電極/第3のドレイン電極に第2の電源電圧が印加され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセット信号に基づいて前記第2のソース電極と前記第2の電源電圧との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前 記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置において

前記リセットトランジスタをオン状態にすることにより、前記保持コンデンサ 及び寄生容量を放電させる第1の放電処理と、

前記第1の放電処理の後、前記選択トランジスタをオン状態にすることにより

、前記信号線から前記保持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、

前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する第2の放電処理と、

前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの 前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された 階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴とする 制御方法。

【請求項14】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、リセット信号が印加される複数のリセット信号線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記リセット信号を前記各リセット信号線に印加するリセット信号線ドライバ とを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有するリセットトランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記リセットトランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極に第2の電源電圧が印加され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセット信号に基づいて前記第2のゲート電極と前記第2の電源電圧との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前 記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置において

前記リセットトランジスタをオン状態にすることにより、前記保持コンデンサ 及び寄生容量を放電させる第1の放電処理と、

前記第1の放電処理の後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、

前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する第2の放電処理と、

前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの 前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された 階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴とする 制御方法。

【請求項15】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバとを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲー ト電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信 号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ 制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前 記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置において

前記選択トランジスタをオン状態にすると共に前記信号線からリセット信号電 圧を入力することにより、前記保持コンデンサ及び寄生容量を放電させる第1の 放電処理と、

前記第1の放電処理の後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、

前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する第2の放電処理と、

前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴とする制御方法。

【請求項16】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

第1の電源電圧及び第2の電源電圧を前記表示パネルへ供給する電源供給回路 とを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コ



第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲー ト電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信 号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ 制御し、

前記駆動トランジスタは、

前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電極へ流し、

前記画素表示素子は、

前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前 記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置において

前記第1の電源電圧をリセット信号電圧とすることにより、前記保持コンデン サ及び寄生容量を放電させる第1の放電処理と、

前記第1の放電処理の後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、

前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する第2の放電処理と、

前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴とする制御方法。

【請求項17】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出 力電流に基づいた階調の画素を表示する構成とされる画像表示装置において、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオフ状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを 書き込む画素データ書込み処理と、

前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する放電処理と、

前記放電処理の後、前記制御トランジスタをオフ状態にすることにより、前記 駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コン デンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理と を行うことを特徴とする制御方法。

【請求項18】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え、 前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択

トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出 力電流に基づいた階調の画素を表示する構成とされる画像表示装置において、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態

とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを 書き込む画素データ書込み処理と、

前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する放電処理と、

前記放電処理の後、前記制御トランジスタをオフ状態にすることにより、前記 駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コン デンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理と を行うことを特徴とする制御方法。

【請求項19】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線 ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え、前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のドレ イン電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査 信号に基づいて前記信号線と前記第2のドレイン電極との間の導通状態をオン/ オフ制御し、

前記駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出 力電流に基づいた階調の画素を表示する構成とされる画像表示装置において、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを 書き込む画素データ書込み処理と、

前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電 . 荷を前記駆動トランジスタを介して一定時間放電する放電処理と、

前記放電処理の後、前記制御トランジスタをオフ状態にすることにより、前記 駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コン デンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理と を行うことを特徴とする制御方法。

【請求項20】 該当する階調画素データが印加される複数の信号線、走査

信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する出力 駆動トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 · トランジスタと、

第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第 1のソース電極/第1のドレイン電極が前記制御トランジスタの前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記出力駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持ゴンデンサが保 持する電圧に基づいて制御される第1の出力電流を前記第2のドレイン電極から



前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記入力駆動トランジスタは、

前記第4のソース電極に第1の電源電圧が印加され、前記第4のドレイン電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極が前記第2のゲート電極に接続され、前記第4のソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記出力駆動トランジスタの前 記第1の出力電流に基づいた階調の画素を表示する構成とされる画像表示装置に おいて、

前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを 書き込みむ画素データ書込み処理と、

前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタを介して一定時間放電する放電処理と、

前記放電処理の後、前記制御トランジスタをオフ状態にすることにより、前記 出力駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持 コンデンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処 理とを行うことを特徴とする制御方法。

【請求項21】 該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及

び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、

画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、

前記走査信号を前記各走査線に印加する走査線ドライバと、

前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え、

前記各画素は、

第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択 トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する出力 駆動トランジスタと、

前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、

第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御 トランジスタと、

第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力 駆動トランジスタと、

第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極と の間に寄生容量を有する画素表示素子とから構成され、

前記選択トランジスタは、

前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記制御トランジスタの前記第3のドレイン電極/第3のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオン/オフ制御し、

前記出力駆動トランジスタは、

前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される第1の出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電極へ流し、

前記制御トランジスタは、

前記第3のドレイン電極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続されると共に前記第4のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、

前記入力駆動トランジスタは、

前記第4のソース電極に第1の電源電圧が印加され、前記第4のドレイン電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲート電極が前記第4のドレイン電極に接続され、前記第4のソース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し、

前記画素表示素子は、

前記第2の電極に第2の電源電圧が印加され、前記出力駆動トランジスタの前 記第1の出力電流に基づいた階調の画素を表示する構成とされる画像表示装置に おいて、


前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを 書き込みむ画素データ書込み処理と、

前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタを介して一定時間放電する放電処理と、

前記放電処理の後、前記制御トランジスタをオフ状態にすることにより、前記 出力駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持 コンデンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処 理とを行うことを特徴とする制御方法。

【請求項22】 前記画素表示素子は、

有機EL(エレクトロ・ルミネセンス)で構成されていることを特徴とする請



【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、画像表示装置及び該画像表示装置に用いられる制御方法に係り、例えば、有機EL(エレクトロ・ルミネセンス)ディスプレイなど、階調画素データに基づいて電流駆動される画素表示素子を用いた画像表示装置及び該画像表示装置に用いられる制御方法に関する。

[0002]

【従来の技術】

有機ELディスプレイなどのように、電流駆動される画素表示素子を用いた画像表示装置では、同画素表示素子を駆動するための駆動トランジスタが1画素毎に設けられている。そして、駆動トランジスタのゲート・ソース間に接続された保持コンデンサに階調画素データが書き込まれ、表示期間中保持される。この場合、保持コンデンサには、画素の表示輝度に対応した信号電荷が書き込まれ、この信号電荷に応じた電流が駆動トランジスタから画素表示素子に供給される。

[0003]

この種の画像表示装置は、従来では例えば図37に示すように、表示パネル10と、制御回路20と、信号線ドライバ30と、走査線ドライバ40とから構成されている。表示パネル10は、例えば、有機ELディスプレイなどで構成され、階調画素データDが印加される複数の信号線 X_1 , …, X_i , …, X_n 、走査信号Vが印加される複数の走査線 Y_1 , …, Y_j , …, Y_m 、及び各信号線 X_1 , …, X_i , …, X_n と各走査線 Y_1 , …, Y_j , …, Y_m との交差箇所に設けられた複数の画素10ij(i=1, i0, …, i1, …, i2, …, i3, …, i6, …, i7, …, i8, …, i9, …, i9, …, i1, …, i1, …, i1, …, i2, …, i3, …, i4, …, i5, …, i7, …, i8, …, i8, …, i9, …, i9, …, i9, …, i1, …, i1, …, i1, …, i2, …, i1, …, i2, …, i3, …, i4, …, i5, …, i7, …, i8, …, i8, …, i8, …, i8, …, i9, …, i9

[0004]

制御回路20は、外部から供給される画像入力信号VDを信号線ドライバ30 に供給するとともに、垂直走査信号PVを走査線ドライバ40に供給する。信号 線ドライバ30は、画像入力信号VDに応じた階調画素デーyDを各信号線X1, …, X_i , …, Xnに印加する。走査線ドライバ40は、制御回路2から供給される垂直走査信号PVに同期したタイミングで走査信号Vを順次生成し、表示パネル10の対応する走査線Y1, …, Y_j , …, Ymに順次印加する。

[0005]

図38は、図37中の画素 $10_{i,j}$ (例えば、i=3, j=2) の電気的構成を示す回路図である。

この画素 $10_{3,2}$ は、同図に示すように、電源ライン 112、グランドライン 12と、n チャネル型MOSFET (以下、 $\lceil n$ MOS」という)で構成された 選択トランジスタ $13_{3,2}$ と、保持コンデンサ $14_{3,2}$ と、p チャネル型MOS FET (以下、 $\lceil p$ MOS」という)で構成された駆動トランジスタ $15_{3,2}$ と、画素表示素子 $16_{3,2}$ と、寄生容量 $17_{3,2}$ とから構成されている。また、画素 $10_{3,2}$ に隣接する図示しない画素 $10_{4,2}$ 、 $10_{5,2}$ など、他の画素 $10_{i,j}$ も、同様の構成になっている。

[0006]

この画素 $10_{3,2}$ では、選択期間中、すなわち、走査信号 V が走査線 Y 2 に印加されたとき、選択トランジスタ $13_{3,2}$ がオン状態となり、信号線 X_3 に入力された階調画素データ D が駆動トランジスタ $15_{3,2}$ のゲート・ソース間に印加される。このとき、保持コンデンサ $14_{3,2}$ が充電される。次に、選択期間から非選択期間に切り替わったとき、選択トランジスタ $13_{3,2}$ がオフ状態になる。駆動トランジスタ $15_{3,2}$ のゲート・ソース間電圧 V G S は、保持コンデンサ $14_{3,2}$ によって保持されるため、非選択期間中も、書き込まれた階調画素データ $10_{3,2}$ によって保持されるため、非選択期間中も、書き込まれた階調画素データ $10_{3,2}$ に供給される。また、画素 $10_{3,2}$ に隣接する画素 $10_{4,2}$ 、 $10_{5,2}$ などでも、同様の動作が行われる。

[0007]

【発明が解決しようとする課題】

しかしながら、上記従来の画像表示装置では、次のような問題点があった。 すなわち、図39に示すように、画素 $10_{3,2}$ の駆動トランジスタ $15_{3,2}$ 、 画素 $10_{4,2}$ の駆動トランジスタ $15_{4,2}$ 、及び画素 $10_{5,2}$ の駆動トランジスタ $15_{5,2}$ のVGS-IDS(ゲート・ソース間電圧-ドレイン・ソース間電流)特性は、個々のpMOSによってばらつきがある。特に、しきい値のばらつきが大きく、駆動トランジスタ $15_{3,2}$, $15_{4,2}$, $15_{5,2}$ の各ゲート・ソース間に同一の階調画素データDを印加しても、各ドレイン・ソース間電流IDSは、 $IL_{3,2}$, $IL_{4,2}$, $IL_{5,2}$ となり、それぞれ異なる。このため、画素 $10_{3,2}$ の画素表示素子 $16_{3,2}$ 、画素 $10_{4,2}$ の画素表示素子 $16_{4,2}$ 、及び画素 $10_{5,2}$ の画素表示素子 $16_{5,2}$ に流れる電流がばらつくので、これらの画素表示素子 $16_{3,2}$, $16_{4,2}$, $16_{5,2}$ の発光輝度にばらつきが発生し、表示画面の画質が低下するという問題点があった。

[0008]

この発明は、上述の事情に鑑みてなされたもので、各画素表示素子の発光輝度 のばらつきを抑え、表示画面の画質が向上する画像表示装置及び該画像表示装置 に用いられる制御方法を提供することを目的としている。

[0009]

. 【課題を解決するための手段】

上記課題を解決するために、請求項1記載の発明は、該当する階調画素データが印加される複数の信号線、設定された順序で走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドライバとを備えてなる画像表示装置に係り、前記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動トランジスタと、前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、第1の電極及び第2の電極を有する画素表示素子とから構成され、前記選択トランジスタは、前記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前

配走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、前記駆動トランジスタは、前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2の型極に第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示する構成とされ、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記駆動トランジスタの前記第2のゲート電極をフローティングにすることにより前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴としている。

[0010]

請求項2記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、リセット信号が印加される複数のリセット 信号線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素 を有する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信 号線に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査 線ドライバと、前記リセット信号を前記各リセット信号線に印加するリセット信 号線ドライバとを備えてなる画像表示装置に係り、前記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、第3のドレイン電極、第3のソース電極、及び第3のゲート電 極を有するリセットトランジスタと、前記第2のゲート電極と前記第2の電極を有 すると共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示 素子とから構成され、前記選択トランジスタは、前記第1のドレイン電極/第1 のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン

電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲ ート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第 2のゲート電極との間の導通状態をオン/オフ制御し、前記駆動トランジスタは 、前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極 が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持す る電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電 極へ流し、前記リセットトランジスタは、前記第3のドレイン電極/第3のソー ス電極が前記第2のソース電極に接続され、前記第3のソース電極/第3のドレ イン電極に第2の電源電圧が印加され、前記第3のゲート電極が前記リセット信 **号線に接続され、前記リセット信号に基づいて前記第2のソース電極と前記第2** の電源電圧との間の導通状態をオン/オフ制御し、前記画素表示素子は、前記第 2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前記出力電 流に基づいた階調の画素を表示する構成とされ、前記リセットトランジスタをオ ン状態にすることにより、前記保持コンデンサ及び寄生容量を放電させ、この後 、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持 コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれ た前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、 前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前 記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された階 調画素データの電荷を保持する制御手段が設けられていることを特徴としている


[0011]

請求項3記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、リセット信号が印加される複数のリセット 信号線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素 を有する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信 号線に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査 線ドライバと、前記リセット信号を前記各リセット信号線に印加するリセット信 号線ドライバとを備えてなる画像表示装置に係り、前記各画素は、第1のドレイ

ン電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと 、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動 トランジスタと、第3のドレイン電極、第3のソース電極、及び第3のゲート電 極を有するリセットトランジスタと、前記第2のゲート電極と前記第2のソース 電極との間の電圧を保持する保持コンデンサと、第1の電極及び第2の電極を有 すると共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示 素子とから構成され、前記選択トランジスタは、前記第1のドレイン電極/第1 のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン 電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲ ート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第 2のゲート電極との間の導通状態をオン/オフ制御し、前記駆動トランジスタは 、前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソース電極 が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが保持す る電圧に基づいて制御される出力電流を前記第2のソース電極から前記第1の電 極へ流し、前記リセットトランジスタは、前記第3のドレイン電極/第3のソー ス電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレ イン電極に第2の電源電圧が印加され、前記第3のゲート電極が前記リセット信 号線に接続され、前記リセット信号に基づいて前記第2のゲート電極と前記第2 の電源電圧との間の導通状態をオン/オフ制御し、前記画素表示素子は、前記第 2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前記出力電 流に基づいた階調の画素を表示する構成とされ、前記リセットトランジスタをオ ン状態にすることにより、前記保持コンデンサ及び寄生容量を放電させ、この後 、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持 コンデンサへ前記階調画素データを書き込み、前記保持コンデンサに書き込まれ た前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、 前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前 記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された階 調画素データの電荷を保持する制御手段が設けられていることを特徴としている


[0012]

請求項4記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差 箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に基づいて前 記階調画素データを前記各信号線に印加する信号線ドライバと、前記走査信号を 前記各走査線に印加する走査線ドライバとを備えてなる画像表示装置に係り、前 記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を 有する選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2 のゲート電極を有する駆動トランジスタと、前記第2のゲート電極と前記第2の ソース電極との間の電圧を保持する保持コンデンサと、第1の電極及び第2の電 極を有すると共に前記第1の電極と前記第2の電極との間に寄生容量を有する画 素表示素子とから構成され、前記選択トランジスタは、前記第1のドレイン電極 /第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1のド レイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記第 1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と 前記第2のゲート電極との間の導通状態をオン/オフ制御し、前記駆動トランジ スタは、前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソー ス電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサが 保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記第 1の電極へ流し、前記画素表示素子は、前記第2の電極に前記第2の電源電圧が 印加され、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示す る構成とされ、前記選択トランジスタをオン状態にすると共に前記信号線からリ セット信号電圧を入力することにより、前記保持コンデンサ及び寄生容量を放電 させ、この後、前記選択トランジスタをオン状態にすることにより、前記信号線 から前記保持コンデンサへ前記階調画素データを書き込み、前記保持コンデンサ に書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定 時間放電し、前記選択トランジスタをオフ状態にすることにより、前記駆動トラ ンジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに 蓄積された前記階調画素データの電荷を保持する制御手段が設けられていること



[0013]

請求項5記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差 箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に基づいて前 記階調画素データを前記各信号線に印加する信号線ドライバと、前記走査信号を 前記各走査線に印加する走査線ドライバと、第1の電源電圧及び第2の電源電圧 を前記表示パネルへ供給する電源供給回路とを備えてなる画像表示装置に係り、 前記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極 を有する選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第 2のゲート電極を有する駆動トランジスタと、前記第2のゲート電極と前記第2 のソース電極との間の電圧を保持する保持コンデンサと、第1の電極及び第2の 電極を有すると共に前記第1の電極と前記第2の電極との間に寄生容量を有する 画素表示素子とから構成され、前記選択トランジスタは、前記第1のドレイン電 極/第1のソース電極が前記信号線に接続され、前記第1のソース電極/第1の ドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続され、前記 第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて前記信号線 と前記第2のゲート電極との間の導通状態をオン/オフ制御し、前記駆動トラン ジスタは、前記第2のドレイン電極に第1の電源電圧が印加され、前記第2のソ ース電極が前記画素表示素子の前記第1の電極に接続され、前記保持コンデンサ が保持する電圧に基づいて制御される出力電流を前記第2のソース電極から前記 第1の電極へ流し、前記画素表示素子は、前記第2の電極に前記第2の電源電圧 が印加され、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示 する構成とされ、前記第1の電源電圧をリセット信号電圧とすることにより、前 記保持コンデンサ及び寄生容量を放電させ、この後、前記選択トランジスタをオ ン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素デ ータを書き込み、前記保持コンデンサに書き込まれた前記階調画素データの電荷 を前記駆動トランジスタを介して一定時間放電し、前記選択トランジスタをオフ 状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフロー



[0014]

請求項6記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線 、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有す る表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に 印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドラ イバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え てなる画像表示装置に係り、前記各画素は、第1のドレイン電極、第1のソース 電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極 、第2のソース電極、及び第2のゲート電極を有する駆動トランジスタと、前記 第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデン サと、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する 制御トランジスタと、第1の電極及び第2の電極を有すると共に前記第1の電極 と前記第2の電極との間に寄生容量を有する画素表示素子とから構成され、前記 選択トランジスタは、前記第1のドレイン電極/第1のソース電極が前記信号線 に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジス タの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接 続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導 通状態をオン/オフ制御し、前記駆動トランジスタは、前記第2のソース電極に 第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御 される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電 極へ流し、前記制御トランジスタは、前記第3のドレイン電極/第3のソース電 極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン 電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線 に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2の ドレイン電極との間の導通状態をオン/オフ制御し、前記画素表示素子は、前記 第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流

に基づいた階調の画素を表示する構成とされ、前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオフ状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴としている。

[0015]

請求項7記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線 、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有す る表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に 印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドラ イバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え てなる画像表示装置に係り、前記各画素は、第1のドレイン電極、第1のソース 電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極 、第2のソース電極、及び第2のゲート電極を有する駆動トランジスタと、前記 第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデン サと、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する 制御トランジスタと、第1の電極及び第2の電極を有すると共に前記第1の電極 と前記第2の電極との間に寄生容量を有する画素表示素子とから構成され、前記 選択トランジスタは、前記第1のドレイン電極/第1のソース電極が前記信号線 に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジス タの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線に接 続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間の導 通状態をオン/オフ制御し、前記駆動トランジスタは、前記第2のソース電極に 第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御

される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電 極へ流し、前記制御トランジスタは、前記第3のドレイン電極/第3のソース電 極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン 電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線 に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2の ドレイン電極との間の導通状態をオン/オフ制御し、前記画素表示素子は、前記 第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流 に基づいた階調の画素を表示する構成とされ、前記選択トランジスタをオン状態 とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から 前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジスタを オフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保 持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタ を介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすること により、前記駆動トランジスタの前記第2のゲート電極をフローティングにして 前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段 が設けられていることを特徴としている。

[0016]

請求項8記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線 、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有す る表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に 印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドラ イバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え てなる画像表示装置に係り、前記各画素は、第1のドレイン電極、第1のソース 電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極 、第2のソース電極、及び第2のゲート電極を有する駆動トランジスタと、前記 第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデン サと、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する 制御トランジスタと、第1の電極及び第2の電極を有すると共に前記第1の電極

と前記第2の電極との間に寄生容量を有する画素表示素子とから構成され、前記 選択トランジスタは、前記第1のドレイン電極/第1のソース電極が前記信号線 に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トランジス タの前記第2のドレイン電極に接続され、前記第1のゲート電極が前記走査線に 接続され、前記走査信号に基づいて前記信号線と前記第2のドレイン電極との間 の導通状態をオン/オフ制御し、前記駆動トランジスタは、前記第2のソース電 極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて 制御される出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1 の電極へ流し、前記制御トランジスタは、前記第3のドレイン電極/第3のソー ス電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレ イン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制 御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第 2のドレイン電極との間の導通状態をオン/オフ制御し、前記画素表示素子は、 前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出力 電流に基づいた階調の画素を表示する構成とされ、前記選択トランジスタをオン 状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線 から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジス タをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前 記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジ スタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にする ことにより、前記駆動トランジスタの前記第2のゲート電極をフローティングに して前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御 手段が設けられていることを特徴としている。

[0017]

請求項9記載の発明は、該当する階調画素データが印加される複数の信号線、 走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線 、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有す る表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に 印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドラ イバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え てなる画像表示装置に係り、前記各画素は、第1のドレイン電極、第1のソース 電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極 、第2のソース電極、及び第2のゲート電極を有する出力駆動トランジスタと、 前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コン デンサと、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有 する制御トランジスタと、第4のドレイン電極、第4のソース電極、及び第4の ゲート電極を有する入力駆動トランジスタと、第1の電極及び第2の電極を有す ると共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示素 子とから構成され、前記選択トランジスタは、前記第1のドレイン電極/第1の ソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電 極が前記制御トランジスタの前記第3のドレイン電極/第3のソース電極に接続 され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて 前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態をオ ン/オフ制御し、前記出力駆動トランジスタは、前記第2のソース電極に第1の 電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御される 第1の出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の電 極へ流し、前記制御トランジスタは、前記第3のドレイン電極/第3のソース電 極が前記第1のソース電極/第1のドレイン電極に接続され、前記第3のソース 電極/第3のドレイン電極が前記第2のゲート電極に接続され、前記第3のゲー ト電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第1のソー ス電極/第1のドレイン電極と前記第2のゲート電極との間の導通状態をオン/ オフ制御し、前記入力駆動トランジスタは、前記第4のソース電極に第1の電源 電圧が印加され、前記第4のドレイン電極が前記第1のソース電極/第1のドレ イン電極に接続され、前記第4のゲート電極が前記第2のゲート電極に接続され 、前記第4のソース電極と前記第4のゲート電極との間の電圧に基づいて制御さ れる第2の出力電流を前記第4のソース電極から前記第4のドレイン電極へ流し 、前記画素表示素子は、前記第2の電極に第2の電源電圧が印加され、前記出力 駆動トランジスタの前記第1の出力電流に基づいた階調の画素を表示する構成と

され、前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン 状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態にすることにより、前記出力駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する制御手段が設けられていることを特徴としている。

[0018]

請求項10記載の発明は、該当する階調画素データが印加される複数の信号線 、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御 線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有 する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線 に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ド ライバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備 えてなる画像表示装置に係り、前記各画素は、第1のドレイン電極、第1のソー ス電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電 極、第2のソース電極、及び第2のゲート電極を有する出力駆動トランジスタと 、前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コ ンデンサと、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を 有する制御トランジスタと、第4のドレイン電極、第4のソース電極、及び第4 のゲート電極を有する入力駆動トランジスタと、第1の電極及び第2の電極を有 すると共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示 素子とから構成され、前記選択トランジスタは、前記第1のドレイン電極/第1 のソース電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン 電極が前記制御トランジスタの前記第3のドレイン電極/第3のソース電極に接 続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づい て前記信号線と前記第3のドレイン電極/第3のソース電極との間の導通状態を

オン/オフ制御し、前記出力駆動トランジスタは、前記第2のソース電極に第1 の電源電圧が印加され、前記保持コンデンサが保持する電圧に基づいて制御され る第1の出力電流を前記第2のドレイン電極から前記画素表示素子の前記第1の 電極へ流し、前記制御トランジスタは、前記第3のドレイン電極/第3のソース 電極が前記第1のソース電極/第1のドレイン電極に接続されると共に前記第4 のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第 2のゲート電極に接続され、前記第3のゲート電極が前記制御線に接続され、前 記制御線駆動信号に基づいて前記第1のソース電極/第1のドレイン電極と前記 第2のゲート電極との間の導通状態をオン/オフ制御し、前記入力駆動トランジ スタは、前記第4のソース電極に第1の電源電圧が印加され、前記第4のドレイ ン電極が前記第1のソース電極/第1のドレイン電極に接続され、前記第4のゲ ート電極が前記第4のドレイン電極に接続され、前記第4のソース電極と前記第 4のゲート電極との間の電圧に基づいて制御される第2の出力電流を前記第4の ソース電極から前記第4のドレイン電極へ流し、前記画素表示素子は、前記第2 の電極に第2の電源電圧が印加され、前記出力駆動トランジスタの前記第1の出 力電流に基づいた階調の画素を表示する構成とされ、前記選択トランジスタをオ ン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号 **級から前記保持コンデンサへ前記階調画素データを書き込み、前記選択トランジ** スタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、 前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記入力駆動ト ランジスタを介して一定時間放電し、この後、前記制御トランジスタをオフ状態 にすることにより、前記出力駆動トランジスタの前記第2のゲート電極をフロー ティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保 持する制御手段が設けられていることを特徴としている。

[0019]

請求項11記載の発明は、請求項1乃至10記載の画像表示装置に係り、前記 画素表示素子は、有機ELで構成されていることを特徴としている。

[0020]

請求項12記載の発明は、画像表示装置に用いられる制御方法に係り、該当す

る階調画素データが印加される複数の信号線、設定された順序で走査信号が印加 される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられ た複数の画素を有する表示パネルと、画像入力信号に基づいて前記階調画素デー タを前記各信号線に印加する信号線ドライバと、前記走査信号を前記各走査線に 印加する走査線ドライバとを備え、前記各画素は、第1のドレイン電極、第1の ソース電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイ ン電極、第2のソース電極、及び第2のゲート電極を有する駆動トランジスタと 、前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コ ンデンサと、第1の電極及び第2の電極を有する画素表示素子とから構成され、 前記選択トランジスタは、前記第1のドレイン電極/第1のソース電極が前記信 号線に接続され、前記第1のソース電極/第1のドレイン電極が前記駆動トラン ジスタの前記第2のゲート電極に接続され、前記第1のゲート電極が前記走査線 に接続され、前記走査信号に基づいて前記信号線と前記第2のゲート電極との間 の導通状態をオン/オフ制御し、前記駆動トランジスタは、前記第2のドレイン 電極に第1の電源電圧が印加され、前記第2のソース電極が前記画素表示素子の 前記第1の電極に接続され、前記保持コンデンサが保持する電圧に基づいて制御 される出力電流を前記第2のソース電極から前記第1の電極へ流し、前記画素表 示素子は、前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタ の前記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置にお いて、前記選択トランジスタをオン状態にすることにより、前記信号線から前記 保持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、前記 保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジス タを介して一定時間放電する放電処理と、前記放電処理の後、前記駆動トランジ スタの前記第2のゲート電極をフローティングにすることにより前記保持コンデ ンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを 行うことを特徴としている。

[0021]

請求項13記載の発明は、画像表示装置に用いられる制御方法に係り、該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査

線、リセット信号が印加される複数のリセット信号線、及び前記各信号線と前記 各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力 信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと 、前記走査信号を前記各走査線に印加する走査線ドライバと、前記リセット信号 を前記各リセット信号線に印加するリセット信号線ドライバとを備え、前記各画 素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する 選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2のゲー ト電極を有する駆動トランジスタと、第3のドレイン電極、第3のソース電極、 及び第3のゲート電極を有するリセットトランジスタと、前記第2のゲート電極 と前記第2のソース電極との間の電圧を保持する保持コンデンサと、第1の電極 及び第2の電極を有すると共に前記第1の電極と前記第2の電極との間に寄生容 量を有する画素表示素子とから構成され、前記選択トランジスタは、前記第1の ドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電 極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続 され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて 前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、前記 駆動トランジスタは、前記第2のドレイン電極に第1の電源電圧が印加され、前 記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持 コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電 極から前記第1の電極へ流し、前記リセットトランジスタは、前記第3のドレイ ン電極/第3のソース電極が前記第2のソース電極に接続され、前記第3のソー ス電極/第3のドレイン電極に第2の電源電圧が印加され、前記第3のゲート電 極が前記リセット信号線に接続され、前記リセット信号に基づいて前記第2のソ ース電極と前記第2の電源電圧との間の導通状態をオン/オフ制御し、前記画素 表示素子は、前記第2の電極に前記第2の電源電圧が印加され、前記駆動トラン ジスタの前記出力電流に基づいた階調の画素を表示する構成とされる画像表示装 置において、前記リセットトランジスタをオン状態にすることにより、前記保持 コンデンサ及び寄生容量を放電させる第1の放電処理と、前記第1の放電処理の 後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保

持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する第2の放電処理と、前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴としている。

[0022]

請求項14記載の発明は、画像表示装置に用いられる制御方法に係り、該当す る階調画素データが印加される複数の信号線、走査信号が印加される複数の走査 線、リセット信号が印加される複数のリセット信号線、及び前記各信号線と前記 各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力 信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと 、前記走査信号を前記各走査線に印加する走査線ドライバと、前記リセット信号 を前記各リセット信号線に印加するリセット信号線ドライバとを備え、前記各画 素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する 選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2のゲー ト電極を有する駆動トランジスタと、第3のドレイン電極、第3のソース電極、 及び第3のゲート電極を有するリセットトランジスタと、前記第2のゲート電極 と前記第2のソース電極との間の電圧を保持する保持コンデンサと、第1の電極 及び第2の電極を有すると共に前記第1の電極と前記第2の電極との間に寄生容 量を有する画素表示素子とから構成され、前記選択トランジスタは、前記第1の ドレイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電 極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電極に接続 され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基づいて 前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し、前記 駆動トランジスタは、前記第2のドレイン電極に第1の電源電圧が印加され、前 記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前記保持 コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソース電 極から前記第1の電極へ流し、前記リセットトランジスタは、前記第3のドレイ

ン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極に第2の電源電圧が印加され、前記第3のゲート電極が前記リセット信号線に接続され、前記リセット信号に基づいて前記第2のゲート電極と前記第2の電源電圧との間の導通状態をオン/オフ制御し、前記画素表示素子は、前記第2の電極に前記第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置において、前記リセットトランジスタをオン状態にすることにより、前記保持コンデンサ及び寄生容量を放電させる第1の放電処理と、前記第1の放電処理の後、前記選択トランジスタをオン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する第2の放電処理と、前記選択トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴としている。

[0023]

請求項15記載の発明は、画像表示装置に用いられる制御方法に係り、該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドライバとを備え、前記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動トランジスタと、前記第2のゲート電極と前記第2の電極との間の電圧を保持する保持コンデンサと、第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示素子とから構成され、前記選択トランジスタは、前記第1のドレイン電極/第1のソース電極が前記原動トランジスタの前記第2のゲート電極

に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に基 づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御し 、前記駆動トランジスタは、前記第2のドレイン電極に第1の電源電圧が印加さ れ、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、前 記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2のソ ース電極から前記第1の電極へ流し、前記画素表示素子は、前記第2の電極に前 記第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流に基づいた 階調の画素を表示する構成とされる画像表示装置において、前記選択トランジス タをオン状態にすると共に前記信号線からリセット信号電圧を入力することによ り、前記保持コンデンサ及び寄生容量を放電させる第1の放電処理と、前記第1 の放電処理の後、前記選択トランジスタをオン状態にすることにより、前記信号 線から前記保持コンデンサへ前記階調画素データを書き込む画素データ書込み処 理と、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動 トランジスタを介して一定時間放電する第2の放電処理と、前記選択トランジス タをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極 をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの 電荷を保持する画素データ保持処理とを行うことを特徴としている。

[0024]

請求項16記載の発明は、画像表示装置に用いられる制御方法に係り、該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドライバと、第1の電源電圧及び第2の電源電圧を前記表示パネルへ供給する電源供給回路とを備え、前記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動トランジスタと、前記第2のゲート電極と前記第2のソース電極との間の電圧を保持する保持コンデンサと、第1の電極及び第2の電極を有すると共に前記第1の電極と前記第2の電極との間

に寄生容量を有する画素表示素子とから構成され、前記選択トランジスタは、前 記第1のドレイン電極/第1のソース電極が前記信号線に接続され、前記第1の ソース電極/第1のドレイン電極が前記駆動トランジスタの前記第2のゲート電 極に接続され、前記第1のゲート電極が前記走査線に接続され、前記走査信号に 基づいて前記信号線と前記第2のゲート電極との間の導通状態をオン/オフ制御 し、前記駆動トランジスタは、前記第2のドレイン電極に第1の電源電圧が印加 され、前記第2のソース電極が前記画素表示素子の前記第1の電極に接続され、 前記保持コンデンサが保持する電圧に基づいて制御される出力電流を前記第2の ソース電極から前記第1の電極へ流し、前記画素表示素子は、前記第2の電極に 前記第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流に基づい た階調の画素を表示する構成とされる画像表示装置において、前記第1の電源電 圧をリセット信号電圧とすることにより、前記保持コンデンサ及び寄生容量を放 電させる第1の放電処理と、前記第1の放電処理の後、前記選択トランジスタを オン状態にすることにより、前記信号線から前記保持コンデンサへ前記階調画素 データを書き込む画素データ書込み処理と、前記保持コンデンサに書き込まれた 前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する第 2の放電処理と、前記選択トランジスタをオフ状態にすることにより、前記駆動 トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデン サに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを行 うことを特徴としている。

[0025]

請求項17記載の発明は、画像表示装置に用いられる制御方法に係り、該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドライバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え、前記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、

第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動ト ランジスタと、前記第2のゲート電極と前記第2のソース電極との間の電圧を保 持する保持コンデンサと、第3のドレイン電極、第3のソース電極、及び第3の ゲート電極を有する制御トランジスタと、第1の電極及び第2の電極を有すると 共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示素子と から構成され、前記選択トランジスタは、前記第1のドレイン電極/第1のソー ス電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が 前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電 極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲ ート電極との間の導通状態をオン/オフ制御し、前記駆動トランジスタは、前記 第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する 電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示 素子の前記第1の電極へ流し、前記制御トランジスタは、前記第3のドレイン電 極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電 極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲー ト電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲー ト電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、前記画 素表示素子は、前記第2の電極に第2の電源電圧が印加され、前記駆動トランジ スタの前記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置 において、前記選択トランジスタをオン状態とし、かつ前記制御トランジスタを オフ状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素 データを書き込む画素データ書込み処理と、前記選択トランジスタをオフ状態と し、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデン サに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一 定時間放電する放電処理と、前記放電処理の後、前記制御トランジスタをオフ状 態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローテ イングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持 する画素データ保持処理とを行うことを特徴としている。

 $\{0026\}$

請求項18記載の発明は、画像表示装置に用いられる制御方法に係り、該当す る階調画素データが印加される複数の信号線、走査信号が印加される複数の走査 線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査 線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に 基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記 走査信号を前記各走査線に印加する走査線ドライバと、前記制御線駆動信号を前 記各制御線に印加する制御線ドライバとを備え、前記各画素は、第1のドレイン 電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、 第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動ト ランジスタと、前記第2のゲート電極と前記第2のソース電極との間の電圧を保 持する保持コンデンサと、第3のドレイン電極、第3のソース電極、及び第3の ゲート電極を有する制御トランジスタと、第1の電極及び第2の電極を有すると 共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示素子と から構成され、前記選択トランジスタは、前記第1のドレイン電極/第1のソー ス電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が 前記駆動トランジスタの前記第2のゲート電極に接続され、前記第1のゲート電 極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2のゲ ート電極との間の導通状態をオン/オフ制御し、前記駆動トランジスタは、前記 第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する 電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素表示 素子の前記第1の電極へ流し、前記制御トランジスタは、前記第3のドレイン電 極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電 極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲー ト電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲー ト電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、前記画 素表示素子は、前記第2の電極に第2の電源電圧が印加され、前記駆動トランジ スタの前記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置 において、前記選択トランジスタをオン状態とし、かつ前記制御トランジスタを オン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素

データを書き込む画素データ書込み処理と、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタを介して一定時間放電する放電処理と、前記放電処理の後、前記制御トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴としている。

[0027]

請求項19記載の発明は、画像表示装置に用いられる制御方法に係り、該当す る階調画素データが印加される複数の信号線、走査信号が印加される複数の走査 線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査 線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に 基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記 走査信号を前記各走査線に印加する走査線ドライバと、前記制御線駆動信号を前 記各制御線に印加する制御線ドライバとを備え、前記各画素は、第1のドレイン 電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、 第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する駆動ト ランジスタと、前記第2のゲート電極と前記第2のソース電極との間の電圧を保 持する保持コンデンサと、第3のドレイン電極、第3のソース電極、及び第3の ゲート電極を有する制御トランジスタと、第1の電極及び第2の電極を有すると 共に前記第1の電極と前記第2の電極との間に寄生容量を有する画素表示素子と から構成され、前記選択トランジスタは、前記第1のドレイン電極/第1のソー ス電極が前記信号線に接続され、前記第1のソース電極/第1のドレイン電極が 前記駆動トランジスタの前記第2のドレイン電極に接続され、前記第1のゲート 電極が前記走査線に接続され、前記走査信号に基づいて前記信号線と前記第2の ドレイン電極との間の導通状態をオン/オフ制御し、前記駆動トランジスタは、 前記第2のソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持 する電圧に基づいて制御される出力電流を前記第2のドレイン電極から前記画素 表示素子の前記第1の電極へ流し、前記制御トランジスタは、前記第3のドレイ

ン電極/第3のソース電極が前記第2のゲート電極に接続され、前記第3のソース電極/第3のドレイン電極が前記第2のドレイン電極に接続され、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づいて前記第2のゲート電極と前記第2のドレイン電極との間の導通状態をオン/オフ制御し、前記画素表示素子は、前記第2の電極に第2の電源電圧が印加され、前記駆動トランジスタの前記出力電流に基づいた階調の画素を表示する構成とされる画像表示装置において、前記選択トランジスタをオン状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調画素データを書き込む画素データ書込み処理と、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データの電荷を前記駆動トランジスタをオフ状態にする広により、前記を処理の後、前記制御トランジスタをオフ状態にすることにより、前記駆動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを行うことを特徴としている。

[0028]

請求項20記載の発明は、画像表示装置に用いられる制御方法に係り、該当する階調画素データが印加される複数の信号線、走査信号が印加される複数の走査線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記走査信号を前記各走査線に印加する走査線ドライバと、前記制御線駆動信号を前記各制御線に印加する制御線ドライバとを備え、前記各画素は、第1のドレイン電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する出力駆動トランジスタと、前記第2のゲート電極と前記第2のソース電極、及び第3のゲート電極との間の電圧を保持する保持コンデンサと、第3のドレイン電極、第3のソース電極、及び第3のゲート電極を有する制御トランジスタと、第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する制御トランジスタと、第4のドレイン電極、第4のソース電極、及び第4のゲート電極を有する入力駆動トランジスタと、第1の電極及

び第2の電極を有すると共に前記第1の電極と前記第2の電極との間に寄生容量 を有する画素表示素子とから構成され、前記選択トランジスタは、前記第1のド レイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極 /第1のドレイン電極が前記制御トランジスタの前記第3のドレイン電極/第3 のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記 走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極と の間の導通状態をオン/オフ制御し、前記出力駆動トランジスタは、前記第2の ソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に 基づいて制御される第1の出力電流を前記第2のドレイン電極から前記画素表示 素子の前記第1の電極へ流し、前記制御トランジスタは、前記第3のドレイン電 極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続され 、前記第3のソース電極/第3のドレイン電極が前記第2のゲート電極に接続さ れ、前記第3のゲート電極が前記制御線に接続され、前記制御線駆動信号に基づ いて前記第1のソース電極/第1のドレイン電極と前記第2のゲート電極との間 の導通状態をオン/オフ制御し、前記入力駆動トランジスタは、前記第4のソー ス電極に第1の電源電圧が印加され、前記第4のドレイン電極が前記第1のソー ス電極/第1のドレイン電極に接続され、前記第4のゲート電極が前記第2のゲ ート電極に接続され、前記第4のソース電極と前記第4のゲート電極との間の電 圧に基づいて制御される第2の出力電流を前記第4のソース電極から前記第4の ドレイン電極へ流し、前記画素表示素子は、前記第2の電極に第2の電源電圧が 印加され、前記出力駆動トランジスタの前記第1の出力電流に基づいた階調の画 素を表示する構成とされる画像表示装置において、前記選択トランジスタをオン 状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記信号線 から前記保持コンデンサへ前記階調画素データを書き込みむ画素データ書込み処 理と、前記選択トランジスタをオフ状態とし、かつ前記制御トランジスタをオン 状態とすることにより、前記保持コンデンサに書き込まれた前記階調画素データ の電荷を前記入力駆動トランジスタを介して一定時間放電する放電処理と、前記 放電処理の後、前記制御トランジスタをオフ状態にすることにより、前記出力駆 動トランジスタの前記第2のゲート電極をフローティングにして前記保持コンデ

ンサに蓄積された前記階調画素データの電荷を保持する画素データ保持処理とを 行うことを特徴としている。

[0029]

請求項21記載の発明は、画像表示装置に用いられる制御方法に係り、該当す る階調画素データが印加される複数の信号線、走査信号が印加される複数の走査 線、制御線駆動信号が印加される複数の制御線、及び前記各信号線と前記各走査 線との交差箇所に設けられた複数の画素を有する表示パネルと、画像入力信号に 基づいて前記階調画素データを前記各信号線に印加する信号線ドライバと、前記 走査信号を前記各走査線に印加する走査線ドライバと、前記制御線駆動信号を前 記各制御線に印加する制御線ドライバとを備え、前記各画素は、第1のドレイン 電極、第1のソース電極、及び第1のゲート電極を有する選択トランジスタと、 第2のドレイン電極、第2のソース電極、及び第2のゲート電極を有する出力駆 動トランジスタと、前記第2のゲート電極と前記第2のソース電極との間の電圧 を保持する保持コンデンサと、第3のドレイン電極、第3のソース電極、及び第 3のゲート電極を有する制御トランジスタと、第4のドレイン電極、第4のソー ス電極、及び第4のゲート電極を有する入力駆動トランジスタと、第1の電極及 び第2の電極を有すると共に前記第1の電極と前記第2の電極との間に寄生容量 を有する画素表示素子とから構成され、前記選択トランジスタは、前記第1のド レイン電極/第1のソース電極が前記信号線に接続され、前記第1のソース電極 **/第1のドレイン電極が前記制御トランジスタの前記第3のドレイン電極/第3** のソース電極に接続され、前記第1のゲート電極が前記走査線に接続され、前記 走査信号に基づいて前記信号線と前記第3のドレイン電極/第3のソース電極と の間の導通状態をオン/オフ制御し、前記出力駆動トランジスタは、前記第2の ソース電極に第1の電源電圧が印加され、前記保持コンデンサが保持する電圧に 基づいて制御される第1の出力電流を前記第2のドレイン電極から前記画素表示 素子の前記第1の電極へ流し、前記制御トランジスタは、前記第3のドレイン電 極/第3のソース電極が前記第1のソース電極/第1のドレイン電極に接続され ると共に前記第4のゲート電極に接続され、前記第3のソース電極/第3のドレ イン電極が前記第2のゲート電極に接続され、前記第3のゲート電極が前記制御

線に接続され、前記制御線駆動信号に基づいて前記第1のソース電極/第1のド レイン電極と前記第2のゲート電極との間の導通状態をオン/オフ制御し、前記 入力駆動トランジスタは、前記第4のソース電極に第1の電源電圧が印加され、 前記第4のドレイン電極が前記第1のソース電極/第1のドレイン電極に接続さ れ、前記第4のゲート電極が前記第4のドレイン電極に接続され、前記第4のソ ース電極と前記第4のゲート電極との間の電圧に基づいて制御される第2の出力 電流を前記第4のソース電極から前記第4のドレイン電極へ流し、前記画素表示 素子は、前記第2の電極に第2の電源電圧が印加され、前記出力駆動トランジス タの前記第1の出力電流に基づいた階調の画素を表示する構成とされる画像表示 装置において、前記選択トランジスタをオン状態とし、かつ前記制御トランジス タをオン状態とすることにより、前記信号線から前記保持コンデンサへ前記階調 画素データを書き込みむ画素データ書込み処理と、前記選択トランジスタをオフ 状態とし、かつ前記制御トランジスタをオン状態とすることにより、前記保持コ ンデンサに書き込まれた前記階調画素データの電荷を前記入力駆動トランジスタ を介して一定時間放電する放電処理と、前記放電処理の後、前記制御トランジス タをオフ状態にすることにより、前記出力駆動トランジスタの前記第2のゲート 電極をフローティングにして前記保持コンデンサに蓄積された前記階調画素デー タの電荷を保持する画素データ保持処理とを行うことを特徴としている。

[0030]

請求項22記載の発明は、請求項12乃至21記載の制御方法に係り、前記画素表示素子は、有機ELで構成されていることを特徴としている。

[0031]

【発明の実施の形態】

以下、図面を参照して、この発明の実施の形態について説明する。

第1の実施形態

図1は、この発明の第1の実施形態である画像表示装置の電気的構成を示すブロック図である。

この形態の画像表示装置は、同図に示すように、表示パネル50と、制御回路60と、信号線ドライバ70と、走査線ドライバ80と、リセット信号線ドライ

バ90とから構成されている。表示パネル50は、例えば、有機ELディスプレイなどで構成され、階調画素データDが印加される複数の信号線 X_1 , …, X_i , …, X_n 、走査信号Vが印加される複数の走査線 Y_1 , …, Y_j , …, Y_m 、リセット信号Qが印加される複数のリセット信号線 R_1 , …, R_j , …, R_m 、及び各信号線 X_1 , …, X_i , …, X_n と各走査線 Y_1 , …, Y_j , …, Y_m との交差箇所に設けられた複数の画素 $50_{i,j}$ (i=1, 2, …, n、j=1, 2, …, m) を有し、これらの画素 $50_{i,j}$ のうちの走査信号Vによって選択された走査線上の画素に階調画素データDを供給することによって画像を表示する。

[0032]

制御回路 60は、外部から供給される画像入力信号 V D を信号線ドライバ 70、、垂直走査信号 P V を走査線ドライバ 80、及びリセット制御信号 R A をリセット信号線ドライバ 90 に供給する。信号線ドライバ 70 は、画像入力信号 V D に応じた階調画素データ D を 各信号線 X_1 , …, X_i , …, X_n に印加する。走査線ドライバ 80 は、制御回路 60 から供給される垂直走査信号 P V に同期したタイミングで走査信号 V を順次生成し、表示パネル 10 の対応する走査線 Y_1 , …, Y_j , …, Y_m に例えば線順次で印加する。リセット信号線ドライバ 90 は、リセット制御信号 R A に基づいてリセット信号 Q を 各リセット信号線 R_1 , …, R_j , …, R_m に印加する。

[0033]

図2は、図1中の画素50 $_{i,j}$ (例えば、i=3, j=2)及び隣接する画素50 $_{i,j}$ の電気的構成を示す回路図である。

[0034]

保持コンデンサ 5 4 $_{3,2}$ は、ノードN 1 とノードN 2 との間に接続され、駆動 トランジスタ553,2 のソース電極とゲート電極との間の電圧を保持する。駆動 トランジスタ553,2 は、例えばnMOSで構成され、ドレイン電極が電源ライ ン51 (電源電圧Vcc)、ソース電極がノードN2、及びゲート電極がノード N 1 に接続され、ソース電極とゲート電極との間の電圧に基づいて制御される出 力電流 I L を電源電圧 V c c からノード N 2 へ流す。画素表示素子 5 6 3,2 は、 アノードがノードN2、及びカソードがグランドライン52に接続されると共に 、アノードとカソードとの間に寄生容量573,2を有し、駆動トランジスタ55 3,2 の出力電流ILに基づいた階調の画素を表示する。リセットトランジスタ 5 $8_{3,2}$ は、例えば n M O S で構成され、ドレイン電極がノード N 2、ソース電極 がグランドライン52、及びゲート電極がリセット信号線尺2 に接続され、リセ ット信号Qに基づいてノードN2とグランドライン52との間の導通状態をオン /オフ制御する。また、画素 $50_{3,2}$ に隣接する画素 $50_{2,2}$, $50_{4,2}$ も、そ れぞれ選択トランジスタ 5 3 2,2 、駆動トランジスタ 5 5 2,2 、選択トランジス タ53 $_{4,2}$ 、駆動トランジスタ55 $_{4,2}$ などを有し、同様の構成になっている。 他の画素 $50_{i,j}$ も、同様の構成になっている。

[0035]

図3は図2の画像表示部 $50_{3,2}$ の動作を説明するためのタイムチャート、図4が駆動トランジスタ $55_{3,2}$ のIDS-VGS特性を示す特性図、図5は画素表示素子 $56_{3,2}$ のVL-IL特性を示す特性図、図6が駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のIDS-VGS特性を示す特性図、図7は駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のVGSの過渡特性を示す特性図、図8が駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のIDSの過渡特性を示す特性図、図9は駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のIDSの過渡特性を示す特性図、区9は駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のIDS-VGS特性を示す特性図、及び図10が駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のIDS-VGS特性を示す特性図、及び図10が駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のIDS-VGS特性を示す特性図、及び図10が駆動トランジスタ $55_{3,2}$ 、 $55_{2,2}$ 、 $55_{4,2}$ のIDS-VGS特性を示す特性図である。

これらの図を参照して、この形態の画像表示装置の制御方法について説明する

[0036]

次に、時刻 t 2 において、リセットトランジスタ 5 8 3 ,2 がオン状態からオフ状態になると共に、信号線 X_3 の電圧V x が 0 V からV D A T A に遷移し、階調画素データD が書き込まれる(画素データ書込み処理)。この直後では、駆動トランジスタ 5 5 3 ,2 のゲート・ソース間電圧V G S は、

VGS=VDATA×CL/(CH+CL) ただし、

CH;保持コンデンサ $54_{3,2}$ の容量値

CL; 寄生容量 5 7_{3,2} の容量値

となる。また、駆動トランジスタ553,2 のソース電圧VSは、

 $VS = VDATA \times CH / (CH + CL)$

となる。

[0037]

このとき、駆動トランジスタ $55_{3,2}$ のゲート・ソース間電圧VGSは、図4に示すVGS-IDS特性において、同駆動トランジスタ $55_{3,2}$ のしきい値VTよりも大きくなっている(すなわち、VGS>VT)。また、画素表示素子 $56_{3,2}$ の端子間電圧VL、すなわち駆動トランジスタ $55_{3,2}$ のソース電圧VS

は、図5に示すVL-1L特性において、電流1Lが流れ始める電圧VOFFよりも小さくなっている(すなわち、VS<VOFF)。駆動トランジスタ55 $_{3,2}$ 0がート・ソース間電圧VGSは、しきい値VTよりも大きい(VGS>VT)ため、同駆動トランジスタ55 $_{3,2}$ 0ドレイン・ソース間に電流1Lが流れる。この電流1Lによって寄生容量57 $_{3,2}$ に電荷が充電され、画素表示素子56 $_{3,2}$ 0端子間電圧VL、すなわち駆動トランジスタ55 $_{3,2}$ 0ソース電圧VSが上昇する。同時に、駆動トランジスタ55 $_{3,2}$ 0がート電圧VGが一定値のVDATAであるため、同駆動トランジスタ55 $_{3,2}$ 0がート・ソース間電圧VGSは、減少しつつ、しきい値VTに近づく。すなわち、駆動トランジスタ55 $_{3,2}$ 0ソース電圧VSは、[VDATA-VT]に近づく。

[0038]

ここで、駆動トランジスタ55 $_{3,2}$ 及び図2中の駆動トランジスタ55 $_{2,2}$, $_{55}$ 5 $_{4,2}$ は、図示しないガラス基板上に形成される薄膜トランジスタなどであるため、ドレイン・ソース間電流IDSとゲート・ソース間電圧VGSの関係を示すIDS-VGS特性には、図6に示すように、個々の駆動トランジスタ55 $_{2,2}$ 2 , $_{55}$ 5 3 , $_{2,2}$ によってばらつきがある。例えば、図7に示すように、信号線 $_{3,2}$ の電圧Vxが0VからVDATAに遷移してから十分な時間が経過すると、駆動トランジスタ55 $_{2,2}$, $_{55}$ 5 3 , $_{2,2}$, $_{55}$ 5 3 , $_{2,2}$, $_{55}$ 6 3 , $_{2,2}$, $_{55}$ 6 5 3 , $_{2,2}$, $_{55}$ 6 3 , $_{2,2}$, $_{$

[0039]

この実施形態では、個々の駆動トランジスタ55 $_{2,2}$, 55 $_{3,2}$, 55 $_{4,2}$ のゲート・ソース間電圧VGSがしきい値VTa,VTb,VTcになる時刻ta,tb,tcより前の任意の時刻tsにおいて、選択トランジスタ53 $_{2,2}$, 5 $_{3,2}$, 5 $_{3,2}$, 5 $_{4,2}$ をオフ状態にして保持コンデンサ5 $_{2,2}$, 5 $_{4,2}$ に蓄積された電荷の放電を停止し(第2の放電処理)、非選択期間T3に移る。この場合、保持コンデンサ5 $_{2,2}$, 5 $_{3,2}$, 5 $_{4,2}$ に信号電荷が書き込

まれた後、蓄積された信号電荷は駆動トランジスタ55_{2,2}, 55_{3,2}, 55_{4,2} を介してドレイン・ソース間電流として放電される。このとき、駆動トランジスタ55_{2,2}, 55_{3,2}, 55_{4,2} のうちの電流能力の大きいトランジスタは、より大きい放電電流を流すので、ゲート・ソース間電圧VGSはより早く減少し、電流の減少速度が大きい。一方、電流能力の小さいトランジスタでは、より小さな放電電流が流れるので、より遅くゲート・ソース間電圧VGSが減少し、電流の減少速度が小さい。

[0040]

例えば、図9に示すように、設定された階調電流に対応する一定の信号電圧VGS1が保持コンデンサ54 $_{2,2}$,54 $_{3,2}$,54 $_{4,2}$ に書き込まれたとき、電流能力の大きいトランジスタでは電流値IDShの電流が流れ、電流能力の小さいトランジスタでは電流値IDS1の電流が流れる。このため、平均的な電流能力のトランジスタの電流値をID1とすると、 Δ IDS1/IDS1 (ただし、 Δ IDS1=IDSh-IDS1) のばらつきが発生する。この実施形態では、図10に示すように、設定された階調電流に対応する信号電圧VGS1より大きい信号電圧VGS2が駆動トランジスタ55 $_{2,2}$,55 $_{3,2}$,55 $_{4,2}$ のゲート電極に書き込まれ、保持コンデンサ54 $_{2,2}$,54 $_{3,2}$,54 $_{4,2}$ に電荷が蓄積される。このときの電流ILのばらつきを Δ IDS2/IDS2とする。

[0041]

[0042]

駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ の特性は、一般にゲート・ソース間電圧の大きい方がドレイン・ソース間の電流のばらつきが小さいので、ば

らつきΔISD2/IDS2も、ばらつきΔIDS1/IDS1より小さくなり、電流のばらつきがより低減される。その結果、時刻t2から一定時間後(時刻ts)に放電を停止させ、非選択期間T3に切り替わったとき、平均的な電流に対する電流のばらつき、すなわち[(電流能力の大きいトランジスタを流れる電流一電流能力の小さいトランジスタを流れる電流)/平均的なトランジスタを流れる電流]が画素データの書込み後の電流ILのばらつきよりも小さくなる。

[0043]

非選択期間T3に移ると、選択トランジスタ53 $_{2,2}$,53 $_{3,2}$,53 $_{4,2}$ がオフ状態に遷移し、駆動トランジスタ55 $_{2,2}$,55 $_{3,2}$,55 $_{4,2}$ の各ゲート電極がフローティング状態になり、これらの駆動トランジスタ55 $_{2,2}$,55 $_{3,2}$,55 $_{4,2}$ の各ゲート・ソース間電圧VGSは、保持コンデンサ54 $_{2,2}$,5 $_{4,2}$ の各ゲート・ソース間電圧VGSは、保持コンデンサ54 $_{2,2}$,5 $_{4,2}$ によってそれぞれ保持される(電荷保持処理)。すなわち、駆動トランジスタ55 $_{2,2}$,5 $_{3,2}$,5 $_{4,2}$ の各ソース電圧VSは、寄生容量5 $_{2,2}$,5 $_{3,2}$,5 $_{4,2}$ に電荷が充電されるにつれて上昇し、同駆動トランジスタ55 $_{2,2}$,5 $_{3,2}$,5 $_{4,2}$ のゲート電圧VGも保持コンデンサ54 $_{2,2}$,5 $_{4,2}$ を介してゲート・ソース電圧VGSを一定に維持したまま同時に上昇する。

[0044]

画素表示素子 $56_{2,2}$, $56_{3,2}$, $56_{4,2}$ の端子間電圧VL (=VS) が、駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ のゲート・ソース間電圧VGS によって決まる電流 IL を流すのに充分な電圧に到達すると、同駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ のゲート電圧VG及びソース電圧VSの上昇が停止し、一定となる。この後、駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ のゲート・ソース間電圧VGSが保持コンデンサ $54_{2,2}$, $54_{3,2}$, $54_{4,2}$ によって保持されるため、画素表示素子 $56_{2,2}$, $56_{3,2}$, $56_{4,2}$ に一定の電流 IL が流れ続ける。非選択期間 T3 に画素表示素子 $56_{2,2}$, $56_{3,2}$, $56_{4,2}$ に一定の電流 IL が流れ続ける。非選択期間 T3 に画素表示素子 $56_{2,2}$, $54_{3,2}$, $54_{4,2}$ に書き込まれる信号電荷と、設定された放電時間(時刻 $t2 \sim ts$)とに基づいて調整され、輝度階調に相当する電流 IL が流れるように設定される。

[0045]

以上のように、この第1の実施形態では、設定された階調電流に対応する信号電圧VGS1より大きい信号電圧VGS2が駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ のゲート電極に書き込まれ、保持コンデンサ $54_{2,2}$, $54_{3,2}$, $54_{4,2}$ に蓄積された電荷は、駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ を介して一定時間放電されるので、駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ を介して一定時間放電されるので、駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ を介して一定時間放電されるので、駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ を介して一定時間放電されるのばらつきが小さくなる。このため、画素表示素子 $56_{2,2}$, $56_{3,2}$, $56_{4,2}$ に流れる電流のばらつきが小さくなり、同画素表示素子 $56_{2,2}$, $56_{3,2}$, $56_{4,2}$ で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質が向上する。

[0046]

第2の実施形態

図11は、この発明の第2の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の 符号が付されている。

この形態の画像表示装置では、図1中の制御回路60及び表示パネル50に代えて、異なる機能を有する制御回路60B及び異なる構成の表示パネル50Bが設けられている。制御回路60Bは、図1中のリセット制御信号RAとは異なるタイミングのリセット制御信号RBをリセット信号線ドライバ90に供給する。表示パネル50Bは、図1中の画素50 $_{i,j}$ に代えて、異なる構成の画素50 $_{i,j}$ が設けられている。他は、図1と同様の構成である。

[0047]

図12は、図11中の画素50B $_{i,j}$ (例えば、i=3, j=2)の電気的構成を示す回路図であり、第1の実施形態を示す図2中の要素と共通の要素には共通の符号が付されている。

この画素 $5 \text{ OB}_{3,2}$ では、図1 2に示すように、リセットトランジスタ $5 \text{ 8}_{3,2}$ は、ドレイン電極がノードN1に接続され、リセット信号Qに基づいてノードN1とグランドライン 5 2 との間の導通状態をオン/オフ制御する。他は、図2 と同様の構成になっている。また、画素 $5 \text{ OB}_{3,2}$ に隣接する図示しない画素 $5 \text{ CB}_{3,2}$

 $0B_{2,2}$, $50B_{4,2}$ なども、同様の構成になっている。

[0048]

 $\dot{\hspace{0.2cm}}$ 図13は、図12の画像表示部50B $_{3,2}$ の動作を説明するためのタイムチャートである。

この図13を参照して、この形態の画像表示装置の表示制御方法について説明 する。

非選択期間T1では、選択トランジスタ53 $_{3,2}$ はオフ状態であり、時刻t1においてリセット信号Qがリセット信号線 R_2 に印加されてリセットトランジスタ58 $_{3,2}$ オフ状態からオン(導通)状態になる。リセットトランジスタ58 $_{3,2}$ がオン状態であるため、駆動トランジスタ55 $_{3,2}$ のゲート電圧VGが0Vとなる。このため、駆動トランジスタ55 $_{3,2}$ のゲート・ソース間電圧VGSは、負の電圧となるため、同駆動トランジスタ55 $_{3,2}$ がオフ状態となる。このとき、寄生容量57 $_{3,2}$ に蓄積されている電荷は、画素表示素子56 $_{3,2}$ を介してグランドライン52に放電される(第1の放電処理)。リセットトランジスタ58 $_{3,2}$ がオン状態導通状になってから十分な時間が経過すると、寄生容量57 $_{3,2}$ に蓄積していた電荷は全て放電され、駆動トランジスタ55 $_{3,2}$ のソース電圧VSが0Vとなる。

[0049]

次に、時刻 t 2 において、選択期間 T 2 が開始すると、リセットトランジスタ 5 $8_{3,2}$ はオフ状態になり、選択トランジスタ 5 $3_{3,2}$ がオン状態になる。このとき、信号線 X_3 の電圧 V x が 0 V から V D A T A に遷移し、階調画素データ D が書き込まれる(画素データ書込み処理)。この直後では、駆動トランジスタ 5 $5_{3,2}$ のゲート・ソース間電圧 V G S は、保持コンデンサ 5 $4_{3,2}$ の容量値 C D と電流制御素子の寄生容量 9 の容量値 D D D

 $VGS = VDATA \times CL / (CH + CL)$

となる。また、駆動トランジスタ $55_{3,2}$ のソース電圧VSは、

 $VS = VDATA \times CH / (CH + CL)$

となる。このとき、駆動トランジスタ $55_{3,2}$ のゲート・ソース間電圧VGSは、第1の実施形態の図4に示すように、同駆動トランジスタ $55_{3,2}$ のしきい値

VTよりも大きくなっている(すなわち、VGS>VT)。また、画素表示素子 $56_{3,2}$ の端子間電圧VL、すなわち駆動トランジスタ $55_{3,2}$ のソース電圧VSは、第1の実施形態の図5に示すVL-IL特性において、電流ILが流れ始める電圧VOFFよりも小さくなっている(すなわち、VS<VOFF)。これ以降は、第1の実施形態と同様の動作が行われ、第1の実施形態と同様の利点がある。

[0050]

第3の実施形態

図14は、この発明の第3の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の 符号が付されている。

この形態の画像表示装置では、図1中の制御回路 60及び表示パネル50に代えて、異なる機能を有する制御回路 60 C及び異なる構成の表示パネル50 Cが設けられている。また、図1中のリセット信号線ドライバ90は、削除されている。制御回路 60 Cは、制御回路 60 とは異なるタイミングで画像入力信号 VDを信号線ドライバ70に供給する。表示パネル50 Cは、図1中の画素 50 $_{i,j}$ に代えて、異なる構成の画素 50 $_{i,j}$ が設けられている。他は、図1と同様の構成である。

[0051]

図15は、図14中の画素50С $_{i,j}$ (例えば、i=3, j=2)の電気的構成を示す回路図であり、第1の実施形態を示す図2中の要素と共通の要素には共通の符号が付されている。

この画素 $50C_{3,2}$ では、図15に示すように、図2中のリセットトランジスタ $58_{3,2}$ 及びリセット信号線 R_2 が削除されている。他は、図2と同様の構成である。また、画素 $50C_{3,2}$ に隣接する画素 $50C_{2,2}$, $50C_{4,2}$ なども、同様の構成になっている。

[0052]

図16は、図15の画像表示部 $50C_{3,2}$ の動作を説明するためのタイムチャートである。

この図16を参照して、この形態の画像表示装置の表示制御方法について説明 する。

非選択期間T1では、選択トランジスタ53 $_{3,2}$ はオフ状態であり、時刻 $_{1}$ において選択期間T2が開始すると、選択トランジスタ53 $_{3,2}$ がオフ状態からオン状態に遷移する。このとき、信号線 $_{1}$ に入力される電圧 $_{1}$ に入力される電圧 $_{2}$ に入力される電圧 $_{3,2}$ がオン状態であるため、保持コンデンサ54 $_{3,2}$ の電荷の放電が開始する。また、同時に寄生容量5 $_{3,2}$ の電荷が画素表示素子5 $_{3,2}$ を介して放電される。選択期間T2が開始してから十分な時間が経過すると、駆動トランジスタ5 $_{3,2}$ のゲート電圧 $_{3,2}$ のゲート・ソース電圧 $_{3,2}$ のであるため、同駆動トランジスタ5 $_{3,2}$ のゲート・ソース間電圧 $_{3,2}$ のであるため、同駆動トランジスタ5 $_{3,2}$ のドレイン・ソース間には電流は流れない。

[0053]

次に、時刻 t 2 において、信号線 X_3 の電圧V x が 0 V からV D A T A に遷移し、階調画素データD が書き込まれる(画素データ書込み処理)。これ以降は、第 1 の実施形態と同様の動作が行われ、第 1 の実施形態と同様の利点がある。

[0054]

第4の実施形態

図17は、この発明の第4の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第1の実施形態を示す図1中の要素、及び第3の実施形態を 示す図14中の要素と共通の要素には共通の符号が付されている。

この形態の画像表示装置では、図1中の制御回路60、表示パネル50、及びリセット信号線ドライバ90に代えて、新たな機能が付加された制御回路60D、図14中の表示パネル50C、及び電源線電圧切替回路100が設けられている。制御回路60Dは、制御回路60の機能に加え、電源線切替制御信号VCを電源線電圧切替回路100に供給する機能を有している。電源線電圧切替回路100は、電源ライン51に供給される電圧を電源線切替制御信号VCに基づいて電源電圧Vcc又はグランドレベル(0V)に切り替える。

[0055]

図18は、図15の画像表示部 $50C_{3,2}$ の動作を説明するためのタイムチャートである。

この図18を参照して、この形態の画像表示装置の制御方法について説明する

[0056]

次に、時刻t3において、信号線 X_3 の電圧Vxが0VからVDATAに遷移し、階調画素データDが書き込まれる(画素データ書込み処理)。これ以降は、第1の実施形態と同様の動作が行われ、第1の実施形態と同様の利点がある。

[0057]

第5の実施形態

図19は、この発明の第5の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の 符号が付されている。

この形態の画像表示装置では、図1中の表示パネル50及びリセット信号線ドライバ90に代えて、異なる構成の表示パネル50E及び異なる機能を有するリセット信号線ドライバ90Eが設けられている。表示パネル50Eは、図1中の画素50 $_{i,j}$ に代えて、異なる構成の画素50E $_{i,j}$ が設けられている。リセッ

ト信号線ドライバ90Eは、リセット制御信号RAに基づいてリセット信号Qとは逆位相のリセット信号QEを各リセット信号線 R_1 , …, R_j , …, R_m に印加する。表示パネル50Eでは、リセット信号線 R_1 , …, R_j , …, R_m にリセット信号QEが印加される。

[0058]

図20は、図19中の画素50E $_{i,j}$ (例えば、i=3, j=2)の電気的構成を示す回路図であり、第1の実施形態を示す図2中の要素と共通の要素には共通の符号が付されている。

この画素 $50E_{3,2}$ では、図 20に示すように、電源ライン 51 と、グランドライン 52 と、選択トランジスタ $153_{3,2}$ と、保持コンデンサ $54_{3,2}$ と、駆動トランジスタ $155_{3,2}$ と、画素表示素子 $56_{3,2}$ と、寄生容量 $57_{3,2}$ と、リセットトランジスタ $158_{3,2}$ とから構成されている。電源ライン 51 には、グランドライン 52 を基準として電源電圧 V c c が供給される。選択トランジスタ $153_{3,2}$ は、ドレイン電極が信号線 X_3 、ソース電極がノード N 1 、及びゲート電極が走査線 Y_2 に接続され、走査信号 V に基づいて信号線 X_3 とノード N 1 との間の導通状態をオン/オフ制御する。

[0059]

保持コンデンサ $54_{3,2}$ は、ノード N1 とノード N2 との間に接続され、駆動トランジスタ $155_{3,2}$ のソース電極とゲート電極との間の電圧を保持する。駆動トランジスタ $155_{3,2}$ は、ソース電極がノード N2、ドレイン電極がグランドライン 52、及びゲート電極がノード N1 に接続され、ソース電極とゲート電極との間の電圧に基づいて制御される出力電流 IL をノード N2 からグランドライン 52 へ流す。 画素表示素子 $56_{3,2}$ は、アノードが電源ライン 51、及びカソードがノード N2 に接続されると共に、アノードとカソードとの間に寄生容量 $57_{3,2}$ を有し、駆動トランジスタ $155_{3,2}$ の出力電流 IL に基づいた階調の画素を表示する。リセットトランジスタ $158_{3,2}$ は、ソース電極が電源ライン 51、ドレイン電極がノード N2、及びゲート電極がリセット信号線 N2 に接続され、リセット信号Q N2 に接続され、リセット信号Q N3 に接続きオン/オフ制御する。また、他の画素 N3 N4 に同様の構成になっている

[0060]

この形態の画像表示装置では、選択トランジスタ $153_{3,2}$ 、駆動トランジスタ $155_{3,2}$ 、 即動トランジスタ $155_{3,2}$ が第1の実施形態を示す図2中の選択トランジスタ $53_{3,2}$ 、駆動トランジスタ $55_{3,2}$ 、 リセットトランジスタ $55_{3,2}$ 、の動作に対して相補的な動作を行い、第1の実施形態と同様の処理が行われるため、同様の利点がある。

[0061]

第6の実施形態

図21は、この発明の第6の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第5の実施形態を示す図19中の要素と共通の要素には共通 の符号が付されている。

この形態の画像表示装置では、図19中の制御回路60及び表示パネル50E に代えて、異なる機能を有する制御回路60F及び異なる構成の表示パネル50Fが設けられている。制御回路60Fは、図19中のリセット制御信号RAとは異なるタイミングのリセット制御信号RFをリセット信号線ドライバ90Eに供給する。表示パネル50Fは、図19中の画素50E $_{i,j}$ に代えて、異なる構成の画素50F $_{i,j}$ が設けられている。他は、図19と同様の構成である。

[0062]

図22は、図21中の画素50 $F_{i,j}$ (例えば、i=3, j=2) の電気的構成を示す回路図であり、第5 の実施形態を示す図20 中の要素と共通の要素には共通の符号が付されている。

この画素 50 $F_{3,2}$ では、図 2 2 に示すように、リセットトランジスタ 1 5 8 3,2 は、ドレイン電極がノードN 1 に接続され、リセット信号Q E に基づいてノードN 1 と電源ライン 5 1 との間の導通状態をオン/オフ制御する。他は、図 2 0 と同様の構成である。また、画素 5 0 $F_{3,2}$ に隣接する図示しない画素 5 0 $F_{4,2}$ なども、同様の構成になっている。

[0063]

この画像表示装置では、選択トランジスタ1533,2、駆動トランジスタ15

 $5_{3,2}$ 、リセットトランジスタ $15_{3,2}$ が第2の実施形態を示す図12中の選択トランジスタ $5_{3,2}$ 、駆動トランジスタ $5_{3,2}$ 、リセットトランジスタ $8_{3,2}$ の動作に対して相補的な動作を行い、第2の実施形態と同様の処理が行われるため、同様の利点がある。

[0064]

第7の実施形態

図23は、この発明の第7の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第5の実施形態を示す図19中の要素と共通の要素には共通 の符号が付されている。

この形態の画像表示装置では、図19中の制御回路60及び表示パネル50E に代えて、異なる機能を有する制御回路60G及び異なる構成の表示パネル50Gが設けられている。また、図19中のリセット信号線ドライバ90Eは、削除されている。制御回路60Gは、制御回路60とは異なるタイミングで画像入力信号VDを信号線ドライバ70に供給する。表示パネル50Gは、図19中の画素50E $_{i,j}$ に代えて、異なる構成の画素50G $_{i,j}$ が設けられている。他は、図19と同様の構成である。

[0065]

図24は、図23中の画素50G $_{i,j}$ (例えば、i=3, j=2)の電気的構成を示す回路図であり、第5の実施形態を示す図20中の要素と共通の要素には共通の符号が付されている。

この画素 $50G_{3,2}$ では、図 24 に示すように、図 20 中のリセットトランジスタ $158_{3,2}$ 及びリセット信号線 R_2 が削除されている。他は、図 20 と同様の構成である。また、画素 $50G_{3,2}$ に隣接する画素 $50G_{2,2}$, $50G_{4,2}$ なども、同様の構成になっている。

[0066]

この画像表示装置では、選択トランジスタ $153_{3,2}$ 、駆動トランジスタ $155_{3,2}$ が第3の実施形態を示す図15中の選択トランジスタ $53_{3,2}$ 、駆動トランジスタ $55_{3,2}$ の動作に対して相補的な動作を行い、第3の実施形態と同様の処理が行われるため、同様の利点がある。

[0067]

第8の実施形態

図25は、この発明の第8の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第4の実施形態を示す図17中の要素、第5の実施形態を示 す図19中の要素、及び第7の実施形態を示す図23中の要素と共通の要素には 共通の符号が付されている。

この形態の画像表示装置では、図19中の制御回路60、表示パネル50E、及びリセット信号線ドライバ90Eに代えて、新たな機能が付加された制御回路60H、図23中の表示パネル50G、及び図17中の電源線電圧切替回路100が設けられている。制御回路60Hは、制御回路60の機能に加え、電源線切替制御信号VHを電源線電圧切替回路100に供給する機能を有している。電源線電圧切替回路100は、電源ライン51に供給される電圧を電源線切替制御信号VHに基づいて電源電圧Vcc又はグランドレベル(0V)に切り替える。

[0068]

この画像表示装置では、選択トランジスタ $153_{3,2}$ 、駆動トランジスタ $15_{3,2}$ が第4の実施形態の選択トランジスタ $53_{3,2}$ 、駆動トランジスタ $55_{3,2}$ の動作に対して相補的な動作を行い、第4の実施形態と同様の処理が行われるため、同様の利点がある。

[0069]

第9の実施形態

図26は、この発明の第9の実施形態である画像表示装置の電気的構成を示す ブロック図であり、第1の実施形態を示す図1中の要素と共通の要素には共通の 符号が付されている。

この形態の画像表示装置では、図1中の制御回路60、表示パネル50、及びリセット信号線ドライバ90に代えて、新たな機能が付加された制御回路60K、異なる構成の表示パネル50K、及び制御線ドライバ110,120が設けられている。制御回路60Kは、制御回路60の機能に加え、制御信号CA,CBを制御線ドライバ110,120にそれぞれ供給する機能を有している。表示パネル50Kは、図1中の画素50iiiに代えて、異なる構成の画素50Kiiiが

設けられ、さらに制御線 P_1 , …, P_j , …, P_m 及び制御線 Q_1 , …, Q_j , …, Q_m が設けられている。制御線ドライバ1 1 0 は、制御信号C A に基づいて制御線駆動信号 α を制御線 P_1 , …, P_j , …, P_m に印加する。制御線ドライバ1 2 0 は、制御信号C B に基づいて制御線駆動信号 β を制御線 Q_1 , …, Q_j , …, Q_m に印加する。

[0070]

図27は、図26中の画素 $50K_{i,j}$ (例えば、i=3, j=2) の電気的構成を示す回路図であり、第1の実施形態を示す図2中の要素と共通の要素には共通の符号が付されている。

この画素 $50K_{3,2}$ では、図 27に示すように、電源ライン 51 と、グランドライン 52 と、選択トランジスタ $153_{3,2}$ と、保持コンデンサ $54_{3,2}$ と、駆動トランジスタ $155_{3,2}$ と、画素表示素子 $56_{3,2}$ と、寄生容量 $57_{3,2}$ と、制御トランジスタ $158_{3,2}$ と、 $158_{3,2}$ とから構成されている。選択トランジスタ $153_{3,2}$ は、ドレイン電極が信号線 $158_{3,2}$ は、ドレイン電極が信号線 $158_{3,2}$ な、 $158_{3,2}$ に接続され、走査信号 $158_{3,2}$ に接続され、走査信号 $158_{3,2}$ に接続され、走査信号 $158_{3,2}$ に接続され、 $158_{3,2}$ に接続され、 $158_{3,2}$ に接続され、 $158_{3,2}$ に接続され、 $158_{3,2}$ に電源電圧 $158_{3,2}$ のソース電極とゲート電極との間の電圧を保持する。

[0071]

駆動トランジスタ155 $_{3,2}$ は、ソース電極が電源ライン51、ドレイン電極がノードN2、及びゲート電極がノードN1に接続され、ソース電極とゲート電極との間の電圧に基づいて制御される出力電流ILを電源ライン51からノードN2へ流す。 画素表示素子56 $_{3,2}$ は、寄生容量57 $_{3,2}$ を有し、アノードがノードN3、及びカソードがグランドライン52に接続され、駆動トランジスタ155 $_{3,2}$ の出力電流ILを $_{2,2}$ を介して取り込んでグランドライン52へ流すことにより、同出力電流ILにに基づいた階調の画素を表示する。制御トランジスタ158 $_{3,2}$ は、ソース電極がノードN1、ドレイン電極がノードN2、及びゲート電極が制御線 $_{2,2}$ に接続され、制御線駆動信号 $_{2,2}$ に接続され、制御線駆動信号 $_{2,2}$ に接続され、制御線駆動信号 $_{2,2}$ に接続され、制御線駆動信号 $_{2,2}$ に接続され、制御線駆動信号 $_{2,2}$ に接続され、制御線駆動信号 $_{2,3}$ に接続され、制御線駆動信号 $_{3,4}$ に接続され、制御線駆動信号 $_{3,4}$ に接続され、制御線駆動信号 $_{4,4}$ に基づいて

 $9_{3,2}$ は、ソース電極がノードN 2 、ドレイン電極がノードN 3 、及びゲート電極が制御線 Q_2 に接続され、制御線駆動信号 β に基づいてノードN 2 とノードN 3 との間の導通状態をオン/オフ制御する。また、他の画素 5 O $K_{i,j}$ も、同様の構成になっている。

[0072]

図28及び図29は、図27の画像表示部50 K $_{3,2}$ の動作を説明するためのタイムチャートである。

これらの図を参照して、この形態の画像表示装置の表示制御方法について説明する。

図28に示すように、保持期間T1では、選択トランジスタ $153_{3,2}$ 、駆動トランジスタ、リセットトランジスタ $158_{3,2}$ 、 $pMOS159_{3,2}$ がオフ状態になっている。時刻t1において選択期間T2が開始すると、走査信号Vが走査線 Y_2 に印加されて選択トランジスタ $153_{3,2}$ がオフ状態からオン状態になり、信号線 X_3 から階調画素データDの信号電荷が保持コンデンサ $54_{3,2}$ に蓄積される(画素データ書込み処理)。

[0073]

次に、時刻 t s において、選択トランジスタ 1 5 3 $_{3,2}$ がオフ状態、及び制御トランジスタ 1 5 8 $_{3,2}$ がオン状態になり、保持コンデンサ 5 4 $_{3,2}$ の電荷の放電が制御トランジスタ 1 5 8 $_{3,2}$ 及び駆動トランジスタ 1 5 5 $_{3,2}$ を介して開始する。一定時間の放電後、時刻 t 2 において、制御トランジスタ 1 5 8 $_{3,2}$ がオフ状態、及び p M O S 1 5 9 $_{3,2}$ がオン状態になる(放電処理)。駆動トランジスタ 1 5 5 $_{3,2}$ のゲート・ソース間電圧 V G S が保持コンデンサ 5 4 $_{3,2}$ によって保持されるため(画素データ保持処理)、画素表示素子 5 6 $_{3,2}$ に一定の電流 I L が流れ続ける。これ以降は、第 1 の実施形態と同様に、画素表示素子 5 6 $_{2,2}$ 、 5 6 $_{3,2}$ 、 5 6 $_{4,2}$ に流れる電流のばらつきが小さくなり、同画素表示素子 5 6 $_{2,2}$ 、 5 6 $_{3,2}$ 、 5 6 $_{4,2}$ で表示される画素の輝度階調のばらつきが小さくなって表示画面の品位が向上する。

[0074]

また、図29に示すように、選択期間T2において、制御トランジスタ158

[0075]

第10の実施形態

図30は、この発明の第10の実施形態である画像表示装置の電気的構成を示すブロック図であり、第9の実施形態を示す図26中の要素と共通の要素には共通の符号が付されている。

この形態の画像表示装置では、図 2 6 中の表示パネル 5 0 Kに代えて、異なる構成の表示パネル 5 0 Lが設けられている。表示パネル 5 0 Lは、図 2 6 中の画素 5 0 K $_{i,j}$ に代えて、異なる構成の画素 5 0 L $_{i,j}$ が設けられている。

[0076]

図31は、図30中の画素50 $L_{i,j}$ (例えば、i=3, j=2) の電気的構成を示す回路図であり、第9の実施形態を示す図27中の要素と共通の要素には共通の符号が付されている。

この画素 $50L_{3,2}$ では、図31に示すように、制御トランジスタ $158_{3,2}$ のドレイン電極がノードN 2 に接続され、同ノードN 2 に駆動トランジスタ $155_{3,2}$ のゲート電極が接続されている。また、制御トランジスタ $158_{3,2}$ のソース電極がノードN 1 に接続され、同ノードN 1 に駆動トランジスタ $155_{3,2}$

のドレイン電極が接続されている。制御トランジスタ $158_{3,2}$ は、制御線駆動信号 α に基づいてノードN1とノードN2との間の導通状態をオン/オフ制御する。他は、図27と同様の構成である。

[0077]

この画像表示装置では、上記第9の実施形態の図29に示す処理と同様の処理 が行われ、同様の利点がある。

[0078]

第11の実施形態

図32は、この発明の第11の実施形態である画像表示装置の電気的構成を示すブロック図であり、第9の実施形態を示す図26中の要素と共通の要素には共通の符号が付されている。

この形態の画像表示装置では、図26中の制御回路60K及び表示パネル50Kに代えて、異なる機能を有する制御回路60M及び異なる構成の表示パネル50Mが設けられ、制御線ドライバ120が削除されている。制御回路60Mは、制御回路60Kの機能から制御信号CBを出力する機能が削除されている。表示パネル50Mは、図26中の画素50K $_{i,j}$ に代えて、異なる構成の画素50M $_{i,j}$ が設けられ、さらに制御線 Q_1 ,…, Q_j ,…, Q_m が削除されている。

[0079]

図33は、図32中の画素50M $_{i,j}$ (例えば、i=3, j=2)の電気的構成を示す回路図であり、第10の実施形態を示す図31中の要素と共通の要素には共通の符号が付されている。

この画素 $50M_{3,2}$ では、図31の画素 $50L_{3,2}$ の構成に加えて入力駆動トランジスタ258 $_{3,2}$ が設けられ、 $_{\rm P}MOS159_{3,2}$ 及び制御線 $_{\rm Q}$ が削除されている。また、駆動トランジスタ155 $_{3,2}$ は、請求項9中の出力駆動トランジスタに対応する。入力駆動トランジスタ258 $_{3,2}$ は、 $_{\rm P}MOS$ で構成され、ソース電極が電源ライン51、ドレイン電極がノードN1、及びゲート電極がノードN3に接続され、ソース電極とゲート電極との間の電圧に基づいて制御される出力電流を電源ライン51からノードN1へ流す。出力駆動トランジスタ15 $_{3,2}$ のドレイン電極はノードN2に接続され、同ノードN2に画素表示素子5

 $6_{3,2}$ のアノードが接続されている。出力駆動トランジスタ $155_{3,2}$ のゲート電極は、ノードN3に接続されている。他は、図31と同様の構成である。

[0080]

図34は、図33の画像表示部50M $_{3,2}$ の動作を説明するためのタイムチャートである。

この図を参照して、この形態の画像表示装置の表示制御方法について説明する。 図34に示すように、保持期間T1では、選択トランジスタ $153_{3,2}$ 、制御トランジスタ $158_{3,2}$ 、 $pMOS159_{3,2}$ がオフ状態になっている。時刻t1において選択期間T2が開始すると、走査信号Vが走査線 Y_2 に印加されて選択トランジスタ $153_{3,2}$ がオフ状態からオン状態になり、制御線駆動信号 α が制御線 P_2 に印加されて制御トランジスタ $158_{3,2}$ がオフ状態からオン状態になり、信号線 X_3 から階調画素データの信号電荷が保持コンデンサ $54_{3,2}$ に蓄積される(画素データ書込み処理)。

[0081]

[0082]

第12の実施形態

図35は、この発明の第12の実施形態である画像表示装置の電気的構成を示すブロック図であり、第11の実施形態を示す図32中の要素と共通の要素には

共通の符号が付されている。

この形態の画像表示装置では、図32中の表示パネル50Mに代えて、異なる構成の表示パネル50Nが設けられている。表示パネル50Nは、図32中の画素 $50M_{i,j}$ に代えて、異なる構成の画素 $50N_{i,j}$ が設けられている。

[0083]

図36は、図35中の画素50N $_{i,j}$ (例えば、i=3, j=2)の電気的構成を示す回路図であり、第11の実施形態を示す図33中の要素と共通の要素には共通の符号が付されている。

この画素 $50N_{3,2}$ では、入力駆動トランジスタ $258_{3,2}$ のゲート電極がノードN 1 に接続されている。入力駆動トランジスタ $258_{3,2}$ は、ソース電極とゲート電極との間の電圧に基づいて制御される出力電流を電源ライン 51 からノードN 1 へ流す。他は、図 33 と同様の構成である。

[0084]

この画像表示装置では、第11の実施形態と同様の処理が行われ、同様の利点がある。

[0085]

以上、この発明の実施形態を図面により詳述してきたが、具体的な構成はこの 実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変 更などがあっても、この発明に含まれる。

[0086]

第9の実施形態を示す図27中のpMOS159_{3,2}、及び第10の実施形態

を示す図31中のpMOS159 $_{3,2}$ は、省略しても同実施形態とほぼ同様の作用、効果が得られる。また、走査信号 V を走査線 Y_1 , …, Y_j , …, Y_m に印加する順序は、線順次に限らず、予め設定された任意の順序で良い。また、図2、図12、及び図15中の駆動トランジスタ55 $_{3,2}$ 、図20、図22、図24中の駆動トランジスタ155 $_{3,2}$ のソース電極とノードN2との間、又はドレイン電極と電源ライン51との間にフィードバック抵抗を挿入することにより、電流のばらつきを低減することもできる。同様に、図27、図31、図33、及び図36中の駆動トランジスタ155 $_{3,2}$ のソース電極と電源ライン51との間にフィードバック抵抗を挿入することにより、電流のばらつきをさらに低減することもできる。この発明における表示パネルは、有機ELの他、例えば発光ダイオード(LED)アレイやフィールド・エミッション・ディスプレイ(FED)など、電流駆動されるものであれば、任意のもので良い。

[0087]

【発明の効果】

以上説明したように、請求項1又は12記載の発明の構成によれば、選択トランジスタをオン状態にすることにより、信号線から保持コンデンサへ階調画素データを書き込み、同保持コンデンサに書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、この後、同駆動トランジスタの第2のゲート電極をフローティングにすることにより同保持コンデンサに蓄積された同階調画素データの電荷を保持するようにしたので、同駆動トランジスタに流れる電流のばらつきが小さくなり、各画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる。

[0088]

請求項2又は13記載の発明の構成によれば、リセットトランジスタをオン状態にすることにより、保持コンデンサ及び寄生容量を放電させ、この後、選択トランジスタをオン状態にすることにより、信号線から同保持コンデンサへ階調画素データを書き込み、同保持コンデンサに書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、同選択トランジスタをオフ状態にすることにより、同駆動トランジスタの第2のゲート電極をフローティングにして

同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、 、同駆動トランジスタに流れる電流のばらつきが小さくなり、 画素表示素子で表示される 示される 画素の輝度階調のばらつきが小さくなって表示 画面の 画質を向上できる

[0089]

請求項3又は14記載の発明の構成によれば、リセットトランジスタをオン状態にすることにより、保持コンデンサ及び寄生容量を放電させ、この後、選択トランジスタをオン状態にすることにより、信号線から同保持コンデンサへ階調画素データを書き込み、同保持コンデンサに書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、同選択トランジスタをオフ状態にすることにより、同駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる

[0090]

請求項4又は15記載の発明の構成によれば、選択トランジスタをオン状態にすると共に信号線からリセット信号電圧を入力することにより、保持コンデンサ及び寄生容量を放電させ、この後、同選択トランジスタをオン状態にすることにより、信号線から同保持コンデンサへ階調画素データを書き込み、同保持コンデンサに書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、同選択トランジスタをオフ状態にすることにより、駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる。

[0091]

請求項5又は16記載の発明の構成によれば、第1の電源電圧をリセット信号 電圧とすることにより、保持コンデンサ及び寄生容量を放電させ、この後、選択 トランジスタをオン状態にすることにより、信号線から同保持コンデンサへ階調画素データを書き込み、同保持コンデンサに書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、同選択トランジスタをオフ状態にすることにより、駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる

[0092]

請求項6又は17記載の発明の構成によれば、選択トランジスタをオン状態とし、かつ制御トランジスタをオフ状態とすることにより、信号線から保持コンデンサへ階調画素データを書き込み、同選択トランジスタをオフ状態とし、かつ同制御トランジスタをオン状態とすることにより、同保持コンデンサに書き込まれた階調画素データの電荷を同駆動トランジスタを介して一定時間放電し、この後、同制御トランジスタをオフ状態にすることにより、同駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる。

[0093]

請求項7又は18記載の発明の構成によれば、選択トランジスタをオン状態とし、かつ制御トランジスタをオン状態とすることにより、信号線から保持コンデンサへ階調画素データを書き込み、同選択トランジスタをオフ状態とし、かつ同制御トランジスタをオン状態とすることにより、同保持コンデンサに書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、この後、同制御トランジスタをオフ状態にすることにより、同駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さく



[0094]

請求項8又は19記載の発明の構成によれば、選択トランジスタをオン状態とし、かつ制御トランジスタをオン状態とすることにより、信号線から保持コンデンサへ階調画素データを書き込み、同選択トランジスタをオフ状態とし、かつ同制御トランジスタをオン状態とすることにより、同保持コンデンサに書き込まれた階調画素データの電荷を駆動トランジスタを介して一定時間放電し、この後、同制御トランジスタをオフ状態にすることにより、同駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる。

[0095]

請求項9又は20記載の発明の構成によれば、選択トランジスタをオン状態とし、かつ制御トランジスタをオン状態とすることにより、信号線から保持コンデンサへ階調画素データを書き込み、同選択トランジスタをオフ状態とし、かつ同制御トランジスタをオン状態とすることにより、同保持コンデンサに書き込まれた階調画素データの電荷を入力駆動トランジスタを介して一定時間放電し、この後、同制御トランジスタをオフ状態にすることにより、出力駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同出力駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる。

[0096]

請求項10又は21記載の発明の構成によれば、選択トランジスタをオン状態とし、かつ制御トランジスタをオン状態とすることにより、信号線から保持コンデンサへ階調画素データを書き込み、同選択トランジスタをオフ状態とし、かつ同制御トランジスタをオン状態とすることにより、同保持コンデンサに書き込まれた階調画素データの電荷を入力駆動トランジスタを介して一定時間放電し、こ

ALC: NO

の後、同制御トランジスタをオフ状態にすることにより、出力駆動トランジスタの第2のゲート電極をフローティングにして同保持コンデンサに蓄積された階調画素データの電荷を保持するようにしたので、同出力駆動トランジスタに流れる電流のばらつきが小さくなり、画素表示素子で表示される画素の輝度階調のばらつきが小さくなって表示画面の画質を向上できる。

[0097]

請求項11又は22記載の発明の構成によれば、請求項1乃至10記載の発明 における画素表示素子は、有機ELで構成されているので、同画素表示素子にば らつきの少ない電流が供給され、表示画面の画質が向上した画像表示装置の表示 制御方法を実現できる。

【図面の簡単な説明】

【図1】

この発明の第1の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図2】

図 1 中の画素 5 0 $_{i,j}$ 及び隣接する画素 5 0 $_{i,j}$ の電気的構成を示す回路図である。

【図3】

図2の画像表示部50 $_{3,2}$ の動作を説明するためのタイムチャートである。

【図4】

駆動トランジスタ55 $_{3.2}$ のIDS-VGS特性を示す特性図である。

【図5】

画素表示素子563.2のVL-IL特性を示す特性図である。

【図6】

駆動トランジスタ $55_{3,2}$, $55_{2,2}$, $55_{4,2}$ の I D S - V G S 特性を示す特性図である。

【図7】

駆動トランジスタ $5\,5_{3,2}$, $5\,5_{2,2}$, $5\,5_{4,2}$ の V G S の 過渡特性を示す特性図である。

【図8】

駆動トランジスタ $55_{3,2}$, $55_{2,2}$, $55_{4,2}$ の IDS の過渡特性を示す特性図である。

【図9】

駆動トランジスタ $55_{3,2}$, $55_{2,2}$, $55_{4,2}$ の I D S - V G S 特性を示す特性図である。

【図10】

駆動トランジスタ $55_{3,2}$, $55_{2,2}$, $55_{4,2}$ のIDS-VGS特性を示す特性図である。

【図11】

この発明の第2の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図12】

図11中の画素50日 i.i の電気的構成を示す回路図である。

【図13】

図12の画像表示部 $50B_{3,2}$ の動作を説明するためのタイムチャートである

【図14】

この発明の第3の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図15】

図14中の画素50C_{i.i}の電気的構成を示す回路図である。

【図16】

図15の画像表示部50 $C_{3,2}$ の動作を説明するためのタイムチャートである

【図17】

この発明の第4の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図18】

図15の画像表示部 $50C_{3,2}$ の動作を説明するためのタイムチャートである

【図19】

この発明の第5の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図20】

図19中の画素50E_{i,j}の電気的構成を示す回路図である。

【図21】

この発明の第6の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図22】

図21中の画素50下i,j の電気的構成を示す回路図である。

【図23】

この発明の第7の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図24】

図23中の画素 $50G_{i,j}$ の電気的構成を示す回路図である。

【図25】

この発明の第8の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図26】

この発明の第9の実施形態である画像表示装置の電気的構成を示すブロック図である。

【図27】

図26中の画素50K_{i,j}の電気的構成を示す回路図である。

【図28】

図27の画像表示部50K3,2の動作を説明するためのタイムチャートである

【図29】

図 27 の画像表示部 $50K_{3,2}$ の動作を説明するためのタイムチャートである

【図30】

この発明の第10の実施形態である画像表示装置の電気的構成を示すブロック 図である。

【図31】

図30中の画素50L_{i,j}の電気的構成を示す回路図である。

【図32】

この発明の第11の実施形態である画像表示装置の電気的構成を示すブロック 図である。

【図33】

図32中の画素50M_{i.i}の電気的構成を示す回路図である。

【図34】

図33の画像表示部 $50M_{3,2}$ の動作を説明するためのタイムチャートである

【図35】

この発明の第12の実施形態である画像表示装置の電気的構成を示すブロック 図である。

【図36】

図35中の画素50N_{i.i}の電気的構成を示す回路図である。

【図37】

従来の画像表示装置の電気的構成を示すブロック図である。

【図38】

図37中の画素 $10_{i,j}$ の電気的構成を示す回路図である。


【図39】

 ${\tt nMOS15}_{3,2}$, ${\tt 15}_{2,2}$, ${\tt 15}_{4,2}$ の I D S - V G S 特性を示す特性図である。

【符号の説明】


50, 50B, 50C, 50E, 50F, 50G, 50K, 50L, 50M,

- 50N 表示パネル
 - $50_{i,j}$, $50B_{i,j}$, $50C_{i,j}$, $50E_{i,j}$, $50F_{i,j}$, $50G_{i,j}$,
- $50K_{i,j}$, $50L_{i,j}$, $50M_{i,j}$, $50N_{i,j}$ 画素
 - 51 電源ライン
 - 52 グランドライン
 - 533.2 選択トランジスタ
 - 553.2 駆動トランジスタ
 - 58_{3.2} リセットトランジスタ
 - 543.2 保持コンデンサ
 - 563.2 画素表示素子
 - 573.2 寄生容量
 - 60,60B,60C,,60D,60F,60G,60H,60K,60M 制御回路(制御手段)
 - 70 信号線ドライバ
 - 80 走査線ドライバ
 - 90 リセット信号線ドライバ
 - 90E リセット信号線ドライバ
 - 100 電源線電圧切替回路(電源供給回路)
- 110,120 制御線ドライバ
- 1533.2 選択トランジスタ
- 1553.2 駆動トランジスタ、出力駆動トランジスタ
- 1583.2 リセットトランジスタ、制御トランジスタ
- ²⁵⁸3,2 入力駆動トランジスタ
- P_1 , ..., P_j , ..., P_m 制御線
- \mathbf{Q}_1 , …, $\mathbf{Q}_{\mathbf{i}}$, …, $\mathbf{Q}_{\mathbf{m}}$ 制御線




図面


【図1】









【図3】




· 【図4】




【図5】



【図6】




【図7】




信号電圧VDATA入力開始からの時間

【図8】




信号電圧VDATA入力開始からの時間


【図9】




【図10】




【図11】




【図12】




【図13】




【図14】



【図15】




【図16】




出証特2003-3033260


【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】









【図27】




【図28】









【図30】




【図31】




【図32】




【図33】









【図35】




【図36】




【図37]



【図38】



[図39]



【書類名】

要約書

【要約】

【課題】 画像表示装置の各画素の輝度のばらつきを低減して画質を改善する。

【解決手段】 画像表示部 $50_{3,2}$ において、リセットトランジスタ $58_{3,2}$ をオン状態にして保持コンデンサ $54_{3,2}$ 及び寄生容量 $57_{3,2}$ を放電する。この後、選択トランジスタ $53_{3,2}$ をオン状態にして信号線 X_3 から保持コンデンサ $54_{3,2}$ へ階調画素データを書き込み、書き込まれた階調画素データの電荷を駆動トランジスタ $55_{3,2}$ を介して一定時間放電する。選択トランジスタ $53_{3,2}$ をオフ状態にし、駆動トランジスタ $55_{3,2}$ のゲート電極をフローティングにして保持コンデンサ $54_{3,2}$ に蓄積された階調画素データの電荷を保持する。隣接する画素 $50_{2,2}$, $50_{4,2}$ でも、同様の処理が行われる。このため、駆動トランジスタ $55_{2,2}$, $55_{3,2}$, $55_{4,2}$ の電流のばらつきが小さくなり、画素表示素子 $56_{2,2}$, $56_{3,2}$, $56_{4,2}$ の輝度階調のばらつきが小さくなる。

【選択図】

図 2

出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.